CMOS集成電路工藝基礎(chǔ)課件

第一章

CMOS集成電路工藝基礎(chǔ)2023/3/1411、半導體材料：N型半導體：N-NN+P型半導體：P-PP+2、CMOS集成電路工藝氧化工藝攙雜工藝淀積工藝鈍化工藝光刻和腐蝕工藝3、CMOS集成電路工藝流程本章主要內(nèi)容2023/3/142

第一節(jié)集成電路材料1、材料分類：

從電阻率上分，固體分為三大類。在室溫下：金屬：ρ<10Ω·cm半導體：ρ=10Ω·cm~10E4Ω·cm絕緣體：ρ>10E4Ω·cm分類材料電導率導體鋁、金、鎢、銅105S.cm-1半導體硅、鍺、砷化鎵、磷化銦10-9~102S.cm-1絕緣體SiO2、SiON、SiN410-22~10-14S.cm-12023/3/1433．半導體材料的主要特性A）半導體的導電能力隨所含的微量雜質(zhì)而發(fā)生顯著變化一般材料純度在99.9％已認為很高了，有0.1％的雜質(zhì)不會影響物質(zhì)的性質(zhì)。而半導體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質(zhì)磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導電能力。2023/3/145B）當半導體受到外界熱的刺激時，其導電能力發(fā)生顯著變化。利用此特性可以制作熱敏器件。同時也要求半導體電路中必須要有溫度補償措施。C）半導體的導電能力隨光照而發(fā)生顯著變化，利用此特性可以制作光敏器件。D）半導體的導電能力隨外加電場、磁場的作用而發(fā)生變化2023/3/1464．半導體材料介紹A）Si

化學周期表四族元素。材料來源豐富，價格便宜基于Si半導體的工藝技術(shù)已經(jīng)相當成熟B）砷化鉀

GaAs是III/IV族化合物材料比較貴，比Si片貴十幾倍

工藝制造比較成熟

GaAs的集成電路具有更好的性能2023/3/1475．絕緣材料的作用

在集成電路系統(tǒng)中，主要的絕緣材料有：

SiO2、SiON、SiN4

主要功能：1）器件之間、有源層、導線層之間的絕緣層。2）離子注入和熱擴散時的隔離層3）生成器件表面的鈍化層，保護器件不受外界的影響。2023/3/1496．金屬材料的作用主要功能：1）器件本身的接觸線2）器件間的互連線3）形成焊盤（PAD），封裝接口目前最常用的是AL

在高性能的芯片生產(chǎn)工藝采用Cu

隨著工藝的發(fā)展，線寬越來越細，采用低電阻率的金屬和合金成為發(fā)展方向。金屬布線層次越來越多，最多可達7~8層2023/3/1410第二節(jié)半導體基礎(chǔ)知識2.1半導體的晶體結(jié)構(gòu)在硅或者鍺晶體中,原子按一定規(guī)律排列。硅和鍺的都是四價元素，原子的最外層軌道上有四個電子。這四個電子形成四個共價鍵2023/3/14112.3、P型和N型半導體兩種載流子：帶負電荷的電子和帶正電荷的空穴。當硅中摻入Ⅴ族元素P時，硅中多數(shù)載流子為電子，這種半導體稱為N型半導體。當硅中摻入Ⅲ族元素B時，硅中多數(shù)載流子為空穴，這種半導體稱為P型半導體。2023/3/1413第三節(jié)集成電路制造基本工藝3.1、氧化工藝*把裸露的硅片放高溫氧氣氛中,就會生成SiO2*氧化層可以分為柵氧和場氧*柵氧:它的厚度一般在幾百A左右,對器件的性能影響大*場氧:它的厚度一般在幾千A左右,絕緣和隔離的作用.2023/3/1414氧化爐2023/3/14153.2、摻雜工藝在襯底材料上摻入五價磷或三價硼，以改變半導體材料的電性能。形成N或P型半導體.摻雜過程是由硅的表面向體內(nèi)作用的。

目前，有兩種摻雜方式：擴散和離子注入。2023/3/14171.擴散：擴散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。擴散分為兩步：STEP1預淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。STEP2推進：在高溫、高壓下，使硅片表面的雜質(zhì)擴散到硅片內(nèi)部。實驗分析表明：P的濃度分布可由下式表示：其中，NT：預淀積后硅片表面淺層的P原子濃度

D：P的擴散系數(shù)t：擴散時間x：擴散深度只要控制NT

、T、t三個因素就可以決定擴散深度及濃度。2023/3/14182．離子注入2023/3/14192．離子注入最大值Nmax與注入劑量NT有關(guān)。而E0與NT都是可以控制的參數(shù)。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。2023/3/14213.3．淀積和刻蝕工藝

淀積工藝主要用于在硅片表面上淀積一層材料，如金屬鋁、多晶硅及磷硅玻璃PSG(隔離互連層)等。

3.3.1、金屬化工藝淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進行的。在硅片的表面形成一層鋁膜。2023/3/14222023/3/14233.3.3、刻蝕材料淀積上去后,為了形成線條、接觸孔、柵等圖形，需要通過刻蝕把不需要的地方腐蝕掉?？涛g分為濕法刻蝕和干法刻蝕。2023/3/14253.4、鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。2023/3/1426光刻過程如下：1．涂光刻膠2．掩膜對準3．曝光4．顯影5．刻蝕：采用干法刻蝕（EryEatching）6．去膠：化學方法及干法去膠(1)丙酮中，然后用無水乙醇(2)發(fā)煙硝酸(3)等離子體的干法刻蝕技術(shù)2023/3/1429光刻工藝的發(fā)展：70年代的光刻只能加工3～5μm線寬，4"～5"wafer。那時的光刻機采用接觸式的。如：canon，采用紫外線光源，分辨率較低。80年代發(fā)明了1：1投影式光刻機，可加工1～2μm線寬，5"～6"wafer。代表產(chǎn)品有美國的Ultrotec。存在問題是：（1）Mask難做，要求平坦，不能有缺陷。（2）Wafer與Mask之間有間隙，使一些塵埃顆粒加入，造成影響。另外，有光折射產(chǎn)生。2023/3/1430投影式光刻機2023/3/143180年代后期出現(xiàn)了WaferStepper，10:1或5:1，使芯片加工進入了0.8μm的時代。代表產(chǎn)品有：美國的GCA，日本的Canon，Nikon及荷蘭的ASM。另外，美國的KLA更加先進，它帶有Mask檢查及修正系統(tǒng)。它將Mask上的圖形縮小5倍后投影到硅片上，因此，使缺陷縮小很多。它使用的光源仍是紫外線，但是用的是g-line，波長在436nm，可加工：0.8~1.0μm（大生產(chǎn)），0.5~0.8μm（科研）芯片。2023/3/143290年代對Stepper的改進大致兩個方面，一是在光源上：（1）用I-line的紫外線，波長在365nm，可加工0.5~0.6μm的芯片。（2）若用準分子激光光源KrF下，波長大約248nm，可加工：0.25~0.5μm（大生產(chǎn)），0.07~0.1μm（科研）的芯片。（3）還有用電子束（E－Beam）光源的，主要用于做Mask。二是在制作Mask上下功夫，并帶有Mask的修正功能，可通過檢測Mask上的缺陷，調(diào)整曝光過程。2023/3/14333.6、外延生長外延生長是用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層

外延層（P-）單晶硅器件和IC都制作在外延層2023/3/1434第四節(jié)CMOS集成電路加工過程簡介*硅片制備*前道工序*后道封裝2023/3/14354.1、MOS工藝*NMOS工藝*PMOS工藝*CMOS工藝

#P阱CMOS工藝

#N阱CMOS工藝#雙阱CMOS工藝

2023/3/14364.2CMOS(P阱)工藝流程介紹2023/3/14371P2MCMOS主要工藝步驟2023/3/1438第一步:掩膜1：

P阱目標:制作P阱2023/3/1439具體步驟如下：1．生長二氧化硅：2023/3/14402．P阱光刻：涂膠、掩膜對準、曝光、顯影、刻蝕3．去膠4．摻雜：摻入B元素形成P阱2023/3/1441第二步掩膜2：有源區(qū)(有器件的區(qū)域)淀積氮化硅光刻有源區(qū)場區(qū)氧化去除有源區(qū)氮化硅及二氧化硅生長柵氧淀積多晶硅2023/3/1442柵氧化層2023/3/1443第三步掩膜3：光刻多晶硅2023/3/1444第四步掩膜4：P+區(qū)(PMOS的D,S區(qū))1、P+區(qū)光刻2、離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。3、去膠2023/3/1445第五步掩膜5：

N+區(qū)(NMOS的D,S區(qū))1、N+區(qū)光刻2、離子注入P+3、去膠2023/3/1446第六步掩膜6：接觸孔(鋁線和器件D、S極的連接)接觸孔2023/3/1447第七步掩膜7：光刻鋁引線1、淀積鋁2、光刻鋁2023/3/