計(jì)算機(jī)組成原理主存儲(chǔ)器詳解

計(jì)算機(jī)組成原理主存儲(chǔ)器詳解演示文稿當(dāng)前1頁，總共28頁。優(yōu)選計(jì)算機(jī)組成原理主存儲(chǔ)器當(dāng)前2頁，總共28頁。隨機(jī)(讀寫)存儲(chǔ)器RandomAccessMemory(RAM)只讀存儲(chǔ)器ReadOnlyMemory(ROM)PROM可編程序只讀存儲(chǔ)器掩膜ROMEPROM可擦除的可編程序只讀存儲(chǔ)器E2PROM電可擦除的可編程序只讀存儲(chǔ)器FlashMemory快閃存儲(chǔ)器（電可擦除）保存信息的原理：雙極型MOS型SRAM：觸發(fā)器DRAM：MOS管的柵極電容。SRAMStaticRAM

DRAMSRAMDynamicRAM

現(xiàn)代計(jì)算機(jī)的主存儲(chǔ)器都是半導(dǎo)體存儲(chǔ)器IC。半導(dǎo)體RAM在斷電后數(shù)據(jù)會(huì)丟失，屬于易失性(Volatile)存儲(chǔ)器只讀存儲(chǔ)器屬于非易失性(Non-volatile)存儲(chǔ)器?！?.1主存儲(chǔ)器分類、技術(shù)指標(biāo)和基本操作當(dāng)前3頁，總共28頁。主存儲(chǔ)器的可尋址的最小信息單位是1個(gè)存儲(chǔ)字（存儲(chǔ)單元）。

1、存儲(chǔ)容量MemorySize/Capacity1M=220=1024K=210K1G=230=1024M=210M1T=240=210G存儲(chǔ)器的容量通常表示為：m字×k位。例如，1個(gè)4096×32的存儲(chǔ)器芯片的容量就是16KB。存儲(chǔ)單元MemoryLocation可尋址單元AddressableLocation地址空間AddressSpaceCPU的地址線容量單位：字節(jié)Byte，字Word，位bit。1Byte=8bit主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器容量SM=W·l·m=存儲(chǔ)器字長(zhǎng)×每個(gè)存儲(chǔ)體的字?jǐn)?shù)×并行工作的存儲(chǔ)體個(gè)數(shù)主存儲(chǔ)器用于暫時(shí)存儲(chǔ)CPU當(dāng)前正在使用的指令和數(shù)據(jù)。當(dāng)前4頁，總共28頁。2、存取速度⑴存取時(shí)間Ta（訪問時(shí)間，MemoryAccessTime）由系統(tǒng)規(guī)定取決于存儲(chǔ)器芯片從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。⑵存儲(chǔ)周期Tm（讀寫周期，MemoryCycleTime）連續(xù)啟動(dòng)2次獨(dú)立的存儲(chǔ)器操作所間隔的最小時(shí)間。一般Tm>TaBm是存儲(chǔ)器被連續(xù)訪問時(shí)可以提供的數(shù)據(jù)傳輸率（bit/s）⑶主存帶寬Bm提高主存帶寬的措施：縮短存取周期，增加存儲(chǔ)字長(zhǎng)W，增加存儲(chǔ)體。Bm=W/Tm當(dāng)總線寬度w與存儲(chǔ)器字長(zhǎng)W不一致時(shí)，Bm=w/Tm當(dāng)前5頁，總共28頁。主存儲(chǔ)器的基本操作處理器地址寄存器AR數(shù)據(jù)寄存器DR主存儲(chǔ)器地址總線數(shù)據(jù)總線控制總線R/W當(dāng)前6頁，總共28頁。主存儲(chǔ)器的讀寫時(shí)序1．存儲(chǔ)器讀的時(shí)序處理器把要訪問的存儲(chǔ)單元地址送上地址總線，發(fā)存儲(chǔ)器讀命令存儲(chǔ)器讀周期被選中的存儲(chǔ)器芯片對(duì)地址譯碼，打開三態(tài)門將選中的單元內(nèi)容送上數(shù)據(jù)總線DB，處理器從DB讀入數(shù)據(jù)。AddressData地址總線AB數(shù)據(jù)總線DB當(dāng)前7頁，總共28頁。2．存儲(chǔ)器寫的時(shí)序處理器把要訪問的存儲(chǔ)單元地址送上地址總線AB，把要寫的數(shù)據(jù)送上數(shù)據(jù)總線DB，發(fā)存儲(chǔ)器寫命令。被選中的存儲(chǔ)器芯片對(duì)地址譯碼，將DB上的數(shù)據(jù)寫入選中的存儲(chǔ)單元。AddressData地址總線AB數(shù)據(jù)總線DB存儲(chǔ)器寫周期當(dāng)前8頁，總共28頁。存儲(chǔ)器芯片內(nèi)部：地Y0址Y1譯Y2碼Y3器存儲(chǔ)單元00存儲(chǔ)單元01存儲(chǔ)單元10存儲(chǔ)單元11A0A1行地址譯碼列地址譯碼A0A1A3A2讀寫控制

I/ORowAddressColumnAddress4×4存儲(chǔ)矩陣0001101111100100三態(tài)輸出

地址線條數(shù)N，可尋址2N單元半導(dǎo)體存儲(chǔ)器芯片當(dāng)前9頁，總共28頁。存儲(chǔ)器芯片外部：（符號(hào)，引腳）SRAM芯片：ROM（PROM，EPROM，E2PROM）芯片：常見：×8，×4常見：×8A0……A191M×4RAMI/O0I/O1I/O2I/O3

A0……A10

2K×8ROMD0……D7當(dāng)前10頁，總共28頁?！?.4存儲(chǔ)器的組成與控制單個(gè)存儲(chǔ)器芯片的容量往往不能滿足需要，用存儲(chǔ)器容量的擴(kuò)展技術(shù)實(shí)現(xiàn)所要求容量的存儲(chǔ)器。（1）位擴(kuò)展（2）字?jǐn)U展存儲(chǔ)器芯片的位數(shù)K小于所設(shè)計(jì)的存儲(chǔ)器的位數(shù)N。存儲(chǔ)器芯片的字?jǐn)?shù)小于所設(shè)計(jì)的存儲(chǔ)器的要求。用L字×K位的存儲(chǔ)器芯片構(gòu)成L字×N位的存儲(chǔ)器，用L字×K位的存儲(chǔ)器芯片構(gòu)成M字×K位的存儲(chǔ)器，存儲(chǔ)器芯片數(shù)=N/K存儲(chǔ)器芯片數(shù)=M/L當(dāng)前11頁，總共28頁。（4）與處理器連接②如果處理器有

等控制線，在產(chǎn)生片選信號(hào)時(shí)必須用到。③要連接處理器的全部地址線和數(shù)據(jù)線。①存儲(chǔ)系統(tǒng)一定是既有RAM又有ROM。（3）字位擴(kuò)展存儲(chǔ)器芯片的字?jǐn)?shù)和位數(shù)都小于所設(shè)計(jì)的存儲(chǔ)器的要求。用L字×K位的存儲(chǔ)器芯片構(gòu)成M字×N位的存儲(chǔ)器，需要（M/L）×（N/K）個(gè)存儲(chǔ)器芯片。Themainmemoryisthecentralstorageunitinacomputersystem.存儲(chǔ)器容量的擴(kuò)展當(dāng)前12頁，總共28頁。

I/O0I/O1I/O2I/O3

64K×4RAMA0……A15

D0…D3D4…D7A0…A15

I/O0I/O1I/O2I/O3

64K×4RAMA0……A15

（1）位擴(kuò)展例1：用64K×4的RAM芯片構(gòu)成64K×8的存儲(chǔ)器。存儲(chǔ)器芯片的地址線、片選線、讀寫控制線并聯(lián)，數(shù)據(jù)線分別引出當(dāng)前13頁，總共28頁。（2）字?jǐn)U展例2：用512×4位的RAM芯片構(gòu)成2k×4位的存儲(chǔ)器。將各個(gè)存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)由片選線區(qū)分每個(gè)芯片的地址范圍D3A8A0

I/O0I/O1I/O2I/O3

512×4RAM

A0…A8

I/O0I/O1I/O2I/O3

512×4RAM

A0…A8

I/O0I/O1I/O2I/O3

512×4RAMA0…A8

I/O0I/O1I/O2I/O3

512×4RAM

A0…A8

A9A10D0…………

2-4譯碼器A0A1當(dāng)前14頁，總共28頁。（3）字位擴(kuò)展用L字×K位的存儲(chǔ)器芯片構(gòu)成M×N的存儲(chǔ)器，需要（M/L）×（N/K）個(gè)存儲(chǔ)器芯片。片選信號(hào)由高位地址譯碼產(chǎn)生。低位地址直接與存儲(chǔ)器芯片的地址線連接。例3：用1K×4位的RAM芯片構(gòu)成2K×8位的RAMRAMandROMareconnectedtoaCPUthroughthedataandaddressbuses.Thelow-orderlinesintheaddressbusselectthebytewithinthechipsandotherlinesintheaddressbusselectaparticularchipthroughitschipselectinputs.Themorechipsthatareconnected,themoreexternaldecodersarerequiredforselectionamongthechips.當(dāng)前15頁，總共28頁。A9A0A10A11………D7…D4D3…D0I/O0I/O1I/O2I/O3

1024×4RAMA0…A9

I/O0I/O1I/O2I/O3

1024×4RAM

A0…A9

I/O0I/O1I/O2I/O3

1024×4RAM

A0…A9

I/O0I/O1I/O2I/O3

1024×4RAM

A0…A9

A0

A1

2-4譯碼器用1K×4位的RAM芯片構(gòu)成2K×8位的RAM當(dāng)前16頁，總共28頁。（4）與CPU連接如果CPU有等控制線，在產(chǎn)生片選信號(hào)時(shí)必須要用到。存儲(chǔ)系統(tǒng)一定是既有RAM又有ROM。注意：①CPU的地址總線和數(shù)據(jù)總線的線數(shù)。②ROM的輸出允許信號(hào)。Mostofthemainmemoryinageneral-purposecomputerismadeupofRAMintegratedcircuitchips,butaportionofthememorymaybeconstructedwithROMchips.ROMisusedforstoringprogramsthatarepermanentlyresidentinthecomputerandfortablesofconstantsthatdonotchangeinvalueoncetheproductionofthecomputeriscompleted.當(dāng)前17頁，總共28頁。例：CPU字長(zhǎng)16位，有8條數(shù)據(jù)線，15條地址線，，等控制線。存儲(chǔ)器按字節(jié)編址。要求用8K×4bit的RAM芯片和8K×8bit的ROM芯片組成16KB的ROM和8KB的RAM。ROM的起始地址0000H，RAM的起始地址6000H。①說明該計(jì)算機(jī)的地址空間、實(shí)存容量、ROM和RAM的地址范圍分別是多少？②計(jì)算RAM和ROM芯片數(shù)，說明應(yīng)該選用什么譯碼器。③畫出CPU和存儲(chǔ)系統(tǒng)的電路連接圖。

當(dāng)前18頁，總共28頁。解：①CPU有15條地址線，∴地址空間=215=32K②RAM芯片數(shù)=（8K×8）/（8K×4）=2③CPU和存儲(chǔ)系統(tǒng)的電路連接圖：實(shí)存容量=ROM容量+RAM容量=16KB+8KB=24KB16KB的ROM區(qū)的地址范圍是0000H~3FFFH。RAM區(qū)的地址范圍是6000H~7FFFH。要求用8K×4bit的RAM芯片和8K×8bit的ROM芯片組成16KB的ROM和8KB的RAMROM芯片數(shù)=（16K×8）/（8K×8）=28K字的存儲(chǔ)器芯片有13條地址線，CPU有15條地址線，∴地址譯碼器要對(duì)15—13=2條地址線譯碼，所以應(yīng)該用2-4譯碼器。當(dāng)前19頁，總共28頁。

A14

A13

A12…A0

CPUD0…D72-4譯碼A1器A0A0~A12

8K×4

RAMD0~D3

A0~A12

8K×8

ROMD0~D7

A0~A12

8K×4RAMD0~D3

A0~A12

8K×8

ROMD0~D7

1……當(dāng)前20頁，總共28頁。動(dòng)態(tài)存儲(chǔ)器DynamicRAMDynamicrandomaccessmemory(DRAM)isatypeofrandomaccessmemorythatstoreseachbitofdatainaseparatecapacitorwithinanintegratedcircuit.TheadvantageofDRAMisitsstructuralsimplicity:onlyonetransistorandacapacitorarerequiredperbit,comparedtosixtransistorsinSRAM.ThisallowsDRAMtoreachveryhighdensity.DRAM芯片的集成度高，容量大，速度不高（50~100ns），功耗低，價(jià)格低。Sincerealcapacitorsleakcharge,theinformationeventuallyfadesunlessthecapacitorchargeisrefreshedperiodically.當(dāng)前21頁，總共28頁。1．動(dòng)態(tài)存儲(chǔ)器芯片

Dynamicrandomaccessmemoryisproducedasintegratedcircuits(ICs)bondedandmountedintoplasticpackageswithmetalpinsforconnectiontocontrolsignalsandbuses.為了進(jìn)一步降低芯片的封裝成本，還設(shè)法減少芯片的引腳數(shù)。采用地址線復(fù)用和多字1位等方法。將地址分兩次送入存儲(chǔ)器芯片，內(nèi)部有行地址鎖存和列地址鎖存電路。行地址譯碼列地址譯碼A0A1行地址鎖存列地址鎖存當(dāng)前22頁，總共28頁。DRAM芯片：A0……A1264M×1DRAMI/O常見：×1,×8動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)控制比較復(fù)雜，需要由外部電路提供行地址和列地址，以及控制刷新。DIP（Dualin-linePackage）SIPP（SingleIn-linePinPackage）SIMM30pinSIMM72pinDIMM(168-pin)DDRDIMM(184-pin)DRAMpackagingSingleIn-lineMemoryModuleDualIn-lineMemoryModule當(dāng)前23頁，總共28頁。的下降沿把行地址送入存儲(chǔ)芯片內(nèi)的行地址鎖存器，的下降沿把列地址送入存儲(chǔ)芯片內(nèi)的列地址鎖存器。DRAM芯片的工作方式有：讀工作方式，寫工作方式，讀-改寫工作方式，頁面工作方式，刷新工作方式。其中，頁面工作方式是在行地址鎖存后保持。不斷變化列地址和，就可以在行地址不變的情況下對(duì)某一行的所有單元連續(xù)地進(jìn)行讀/寫。頁面工作方式使得存儲(chǔ)器有批寫入和批讀出能力，提高了存儲(chǔ)器的速度。列地址行地址AB當(dāng)前24頁，總共28頁。2．動(dòng)態(tài)存儲(chǔ)器的刷新RefreshMOS管的柵極電容容量很小，絕緣電阻不夠大，經(jīng)過一段時(shí)間后電荷逐漸泄漏