CMOS集成電路制造工藝

PAGEPAGE1CMOS集成電路制造工藝從電路設(shè)計(jì)到芯片完成離不開集成電路的制備工藝，本章主要介紹硅襯底上的CMOS集成電路制造的工藝過程。有些CMOS集成電路涉及到高壓MOS器件（例如平板顯示驅(qū)動(dòng)芯片、智能功率CMOS集成電路等），因此高低壓電路的兼容性就顯得十分重要，在本章最后將重點(diǎn)說明高低壓兼容的CMOS工藝流程。1.1基本的制備工藝過程CMOS集成電路的制備工藝是一個(gè)非常復(fù)雜而又精密的過程，它由若干單項(xiàng)制備工藝組合而成。下面將分別簡要介紹這些單項(xiàng)制備工藝。1.1.1襯底材料的制備任何集成電路的制造都離不開襯底材料——單晶硅。制備單晶硅有兩種方法：懸浮區(qū)熔法和直拉法，這兩種方法制成的單晶硅具有不同的性質(zhì)和不同的集成電路用途。1懸浮區(qū)熔法懸浮區(qū)熔法是在20世紀(jì)50年代提出并很快被應(yīng)用到晶體制備技術(shù)中。在懸浮區(qū)熔法中，使圓柱形硅棒固定于垂直方向，用高頻感應(yīng)線圈在氬氣氣氛中加熱，使棒的底部和在其下部靠近的同軸固定的單晶籽晶間形成熔滴，這兩個(gè)棒朝相反方向旋轉(zhuǎn)。然后將在多晶棒與籽晶間只靠表面張力形成的熔區(qū)沿棒長逐步向上移動(dòng)，將其轉(zhuǎn)換成單晶。懸浮區(qū)熔法制備的單晶硅氧含量和雜質(zhì)含量很低，經(jīng)過多次區(qū)熔提煉，可得到低氧高阻的單晶硅。如果把這種單晶硅放入核反應(yīng)堆，由中子嬗變摻雜法對(duì)這種單晶硅進(jìn)行摻雜，那么雜質(zhì)將分布得非常均勻。這種方法制備的單晶硅的電阻率非常高，特別適合制作電力電子器件。目前懸浮區(qū)熔法制備的單晶硅僅占有很小市場份額。2直拉法隨著超大規(guī)模集成電路的不斷發(fā)展，不但要求單晶硅的尺寸不斷增加，而且要求所有的雜質(zhì)濃度能得到精密控制，而懸浮區(qū)熔法無法滿足這些要求，因此直拉法制備的單晶越來越多地被人們所采用，目前市場上的單晶硅絕大部分采用直拉法制備得到的。拉晶過程：首先將預(yù)處理好的多晶硅裝入爐內(nèi)石英坩堝中，抽真空或通入惰性氣體后進(jìn)行熔硅處理。熔硅階段坩堝位置的調(diào)節(jié)很重要。開始階段，坩堝位置很高，待下部多晶硅熔化后，坩堝逐漸下降至正常拉晶位置。熔硅時(shí)間不宜過長，否則摻入熔融硅中的會(huì)揮發(fā)，而且坩堝容易被熔蝕。待熔硅穩(wěn)定后即可拉制單晶。所用摻雜劑可在拉制前一次性加入，也可在拉制過程中分批加入。拉制氣氛由所要求的單晶性質(zhì)及摻雜劑性質(zhì)等因素確定。拉晶時(shí)，籽晶軸以一定速度繞軸旋轉(zhuǎn)，同時(shí)坩堝反方向旋轉(zhuǎn)，大直徑單晶的收頸是為了抑制位錯(cuò)大量地從籽晶向頸部以下單晶延伸。收頸是靠增大提拉速度來實(shí)現(xiàn)的。在單晶生長過程中應(yīng)保持熔硅液面在溫度場中的位置不變，因此，坩堝必須自動(dòng)跟蹤熔硅液面下降而上升。同時(shí)，拉晶速度也應(yīng)自動(dòng)調(diào)節(jié)以保持等直生長。所有自動(dòng)調(diào)節(jié)過程均由計(jì)算機(jī)控制系統(tǒng)或電子系統(tǒng)自動(dòng)完成。1.1.2光刻光刻是集成電路制造過程中最復(fù)雜和關(guān)鍵的工藝之一。光刻工藝?yán)霉饷舻目刮g涂層（光刻膠）發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕的方法把掩模版圖形復(fù)制到圓硅片上，為后序的摻雜、薄膜等工藝做好準(zhǔn)備。在芯片的制造過程中，會(huì)多次反復(fù)使用光刻工藝。現(xiàn)在，為了制造電子器件要采用多達(dá)24次光刻和多于250次的單獨(dú)工藝步驟，使得芯片生產(chǎn)時(shí)間長達(dá)一個(gè)月之久。目前光刻已占到總的制造成本的1/3以上，并且還在繼續(xù)提高。光刻的主要工藝步驟包括：光刻膠的涂覆，掩模與曝光，光刻膠顯影，腐蝕和膠剝離。下面分別進(jìn)行簡要的介紹：1光刻膠涂覆光刻膠是一種有機(jī)的光敏化合物。按照膠的極性可分為正性光刻膠和負(fù)性光刻膠。光刻膠在曝光之后，被浸入顯影溶液中，在顯影過程中，正性光刻膠爆過光的區(qū)域溶解的速度要快得多，理想情況下，未曝光區(qū)域保持不變。負(fù)性光刻膠正好相反，在顯影劑中未曝光的區(qū)域?qū)⑷芙?，而曝光的區(qū)域被保留。正膠的分辨率往往較好，因此在集成電路制造中應(yīng)用更為普及。在光刻膠涂覆前，硅片要進(jìn)行熱處理以去除濕氣，并且經(jīng)粘附增強(qiáng)劑處理，然后用光刻膠溶液旋轉(zhuǎn)涂覆。在一個(gè)高溫的熱板上，溶劑揮發(fā)掉，通過選擇光刻膠的粘度和涂覆旋轉(zhuǎn)的速度，使光刻膠固化為十分均勻的薄膜，厚度約為1～2微米。2掩模與曝光掩模版與圓片的對(duì)準(zhǔn)至關(guān)重要，它將限制芯片的集成密度和電路的性能，因此在現(xiàn)代集成電路制造工藝中，采用了多種方法以保證掩模版與圓片的對(duì)準(zhǔn)。（1）多數(shù)步進(jìn)機(jī)中，圓片并不直接對(duì)準(zhǔn)掩模，而是圓片和掩模經(jīng)過各自的光路，對(duì)準(zhǔn)于曝光系統(tǒng)的光學(xué)鏈上。如果這兩個(gè)對(duì)準(zhǔn)過程不是精確匹配的，就會(huì)發(fā)生對(duì)準(zhǔn)誤差。為了避免這些系統(tǒng)誤差，要周期性做基線校準(zhǔn)處理。（2）超出和縮進(jìn)的消除。在接觸式、接近式和掃描投影光刻機(jī)中，超出和縮進(jìn)通常是由于圓片在一系列的工藝過程中由溫度引起的物理尺寸的變化而造成的。步進(jìn)機(jī)以全局對(duì)準(zhǔn)模式可以減輕這個(gè)問題，應(yīng)用良好的逐個(gè)位置對(duì)準(zhǔn)方法甚至可以完全消除它。此外，該類型的誤差也容易由于掩模溫度的少量變化而產(chǎn)生。（3）掩模材料的選擇。石英由于具有較低的熱膨脹系數(shù)（），常被選做制作掩模的材料。為了避免一整塊8英寸掩模產(chǎn)生大于0.1微米的膨脹，需要掩模溫度變化控制0.75℃。當(dāng)大量光穿過掩模時(shí)，這個(gè)條件并不容易達(dá)到。亞微米步進(jìn)機(jī)應(yīng)用先進(jìn)曝光系統(tǒng)控制掩模溫度，以盡量減小這個(gè)問題。此外對(duì)準(zhǔn)記號(hào)的畸變也可能造成芯片旋轉(zhuǎn)和對(duì)不準(zhǔn)。曝光的方法主要有光學(xué)曝光、離子束曝光、電子束曝光和X射線曝光等。3顯影顯影是把潛在的光刻膠圖形轉(zhuǎn)變?yōu)樽詈蟮娜S立體圖像。這一過程中，最重要的參數(shù)是曝光與未曝光區(qū)域之間的溶解率比例(DR)。商用正膠有大于1000的DR比，在曝光區(qū)域溶解速度為3000nm/min，在未曝光區(qū)域僅為幾nm/min（暗腐蝕）。光刻膠的DR可在顯影時(shí)用反射率現(xiàn)場測(cè)量。4刻蝕與膠剝離刻蝕包括濕法刻蝕和干法刻蝕，將在后面詳細(xì)討論。完成了上面所有的工藝過程后，最后，除了高溫穩(wěn)定的光刻膠，例如光敏聚酰亞胺，可以作為中間介質(zhì)或緩沖涂覆而保留在器件上，要把所有的光刻膠剝離。為避免對(duì)被處理表面的損傷，應(yīng)采用低溫下溫和的化學(xué)方法。隨著所需的特征尺寸的繼續(xù)減小，光學(xué)光刻變得越來越困難。但目前隨著光學(xué)光刻的不斷改善和向更短波長的發(fā)展，預(yù)期，光學(xué)光刻可以具有分辨略小于0.1微米特征尺寸的能力。1.1.3刻蝕刻蝕工藝主要包括濕法刻蝕和干法刻蝕兩種。1濕法刻蝕濕法刻蝕是將刻蝕材料浸泡在腐蝕液內(nèi)進(jìn)行腐蝕的技術(shù)。它是一種純化學(xué)刻蝕，具有優(yōu)良的選擇性，它刻蝕完當(dāng)前薄膜就會(huì)停止，而不會(huì)損壞下面一層其他材料的薄膜。在硅片表面清洗及圖形轉(zhuǎn)換中，濕法刻蝕曾支配著集成電路工業(yè)一直到70年代中期，即一直到特征尺寸開始接近膜厚時(shí)。因?yàn)樗械陌雽?dǎo)體濕法刻蝕都具有各向同性。無論是氧化層還是金屬層的刻蝕，橫向刻蝕的寬度都接近于垂直刻蝕的深度。此外濕法刻蝕還受更換槽內(nèi)腐蝕液而必須停機(jī)的影響。目前，濕法工藝一般被用于工藝流程前面的硅片準(zhǔn)備階段和清洗階段。而在圖形轉(zhuǎn)換中，干法刻蝕已占據(jù)主導(dǎo)地位。2干法刻蝕干法刻蝕是以等離子體進(jìn)行薄膜刻蝕的技術(shù)。它是硅片表面物理和化學(xué)兩種過程平衡的結(jié)果。在半導(dǎo)體刻蝕工藝中，存在著兩個(gè)極端：離子銑是一種純物理刻蝕，可以做到各向異性刻蝕，但不能進(jìn)行選擇性刻蝕；而濕法刻蝕如前面所述則恰恰相反。人們對(duì)這兩種極端過程進(jìn)行折衷，得到目前廣泛應(yīng)用的一些干法刻蝕技術(shù)，例如：反應(yīng)離子刻蝕(RIE)和高密度等離子體刻蝕(HDP)。這些工藝具有各向異性刻蝕和選擇性刻蝕的特點(diǎn)。3剝離技術(shù)圖形轉(zhuǎn)換過程的另一種工藝技術(shù)是剝離技術(shù)，這個(gè)工藝技術(shù)的優(yōu)點(diǎn)在于可以處理離子轟擊難以刻蝕的材料，并且可以避免對(duì)襯底和薄膜的損傷。剝離技術(shù)的工藝流程如圖1.1所示。首先涂厚光刻膠并形成所設(shè)計(jì)的圖案，再使用蒸發(fā)技術(shù)淀積一層金屬薄膜，蒸發(fā)的一個(gè)特點(diǎn)是對(duì)高縱橫比的圖形覆蓋性差。如果光刻膠顯影后得到一個(gè)凹的刨面，金屬條便會(huì)斷線。接下來硅片浸到能溶解光刻膠的溶液中，直接淀積在硅片上的金屬線將被保留，而淀積在光刻膠上的金屬線將從硅片上脫離。剝離技術(shù)的不足之處是，剝離掉的金屬會(huì)影響到芯片的合格率。圖1.1剝離技術(shù)的工藝流程1.1.4摻雜、擴(kuò)散在制造所有的半導(dǎo)體器件時(shí)都必須采用摻雜工藝，通過摻雜可以在硅襯底上形成不同類型的半導(dǎo)體區(qū)域，構(gòu)成各種器件結(jié)構(gòu)，比如MOS管的源、漏區(qū)的形成等。為了保證器件能按設(shè)計(jì)要求正常工作，摻雜的區(qū)域的濃度與尺寸必須符合設(shè)計(jì)要求，而這些工作都是由摻雜工藝實(shí)現(xiàn)的。在半導(dǎo)體制造中主要的摻雜方法熱擴(kuò)散摻雜和離子注入摻雜。1熱擴(kuò)散摻雜熱擴(kuò)散摻雜是指利用分子在高溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從濃度很高的雜質(zhì)源向體硅中擴(kuò)散并形成一定的分布。熱擴(kuò)散通常分兩個(gè)步驟進(jìn)行：預(yù)淀積和再分布。預(yù)淀積是指在高溫下，利用雜質(zhì)源，如硼源、磷源等，對(duì)硅片上的摻雜窗口進(jìn)行擴(kuò)散，在窗口處形成一層較薄但具有較高濃度的雜質(zhì)層。這是一種恒定表面源的擴(kuò)散過程。再分布是限定表面源的擴(kuò)散過程，是利用預(yù)淀積所形成的表面雜質(zhì)層做雜質(zhì)源，在高溫下將這層雜質(zhì)向體硅內(nèi)擴(kuò)散的過程，通常再分布的時(shí)間較長，通過再分布，可以在硅襯底上形成一定的雜質(zhì)分布和結(jié)深。但是熱擴(kuò)散摻雜工藝具有一個(gè)很明顯的缺點(diǎn)就是不能精確控制雜質(zhì)的濃度，從而所生產(chǎn)出來的電路會(huì)與所設(shè)計(jì)的電路有一定的差別。2離子注入摻雜隨著半導(dǎo)體尺寸的縮小，精度的控制要求越來越嚴(yán)格，大多數(shù)工藝已經(jīng)采用全離子注入工藝來替代熱擴(kuò)散摻雜以獲得精確的濃度。離子注入是通過高能量的離子束轟擊硅片表面，在摻雜窗口處，雜質(zhì)離子被注入到體硅內(nèi)，而在其它不需摻雜的區(qū)域，雜質(zhì)離子被硅表面的保護(hù)層屏蔽，從而完成選擇性摻雜。在離子注入過程中，電離的雜質(zhì)離子經(jīng)靜電場加速打到硅片表面，通過測(cè)量離子電流可嚴(yán)格控制注入劑量。注入工藝所用的劑量范圍很大，可以從輕摻雜的到諸如源/接觸、發(fā)射極、埋層集電極等低電阻區(qū)所用的。某些特殊的應(yīng)用要求劑量大于。另一方面，通過控制靜電場可以控制雜質(zhì)離子的穿透深度，典型的離子能量范圍為5~200keV。通常離子注入的深度較淺且濃度較大，必須進(jìn)行退火和再分布工藝。由于離子進(jìn)入硅晶體后，會(huì)給晶格帶來大范圍的損傷，為了恢復(fù)這些晶格損傷，在離子注入后要進(jìn)行退火處理，根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度一般在450~950℃之間。在退火的同時(shí)，雜質(zhì)在硅體內(nèi)進(jìn)行再分布，如果需要還可以進(jìn)行后續(xù)的高溫處理以獲得所需的結(jié)深。1.1.5化學(xué)氣相淀積在半導(dǎo)體制造工藝中，薄膜淀積工藝是一組非常重要的工藝，可分為物理淀積和化學(xué)淀積兩類。化學(xué)氣相淀積(CVD)是一種常用的化學(xué)淀積工藝，是一個(gè)從氣相向襯底沉積薄膜的過程。該工藝通過化學(xué)反應(yīng)的方式，在反應(yīng)室內(nèi)將反應(yīng)的固態(tài)生成物淀積到硅片表面，形成所需要的薄膜。CVD具有非常好的臺(tái)階覆蓋能力，并且對(duì)襯底的損傷很小，因此在集成電路制造中的地位越來越重要。下面介紹幾種工藝上常用的化學(xué)氣相淀積方法：1常壓介質(zhì)CVD常壓化學(xué)氣相淀積(APCVD)是指在大氣壓下進(jìn)行的一種化學(xué)氣相淀積的方法，這是化學(xué)氣相淀積最初所采用的方法。這種工藝所需的系統(tǒng)簡單，反應(yīng)速度快，并且其淀積速率可超過1000?/min，特別適于介質(zhì)淀積，但是它的缺點(diǎn)是均勻性較差，所以APCVD一般用在厚的介質(zhì)淀積。2低壓CVD隨著半導(dǎo)體工藝特征尺寸的減小，對(duì)薄膜的均勻性要求以及膜厚誤差要求不斷提高，出現(xiàn)了低壓化學(xué)氣相淀積(LPCVD)。低壓化學(xué)氣相淀積是指系統(tǒng)工作在較低的壓強(qiáng)下的一種化學(xué)氣相淀積的方法。LPCVD技術(shù)不僅用于制備硅外延層，還廣泛用于各種無定形鈍化膜及多晶硅薄膜的淀積，是一種重要的薄膜淀積技術(shù)。3等離子體增強(qiáng)CVD等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)是指采用高頻等離子體驅(qū)動(dòng)的一種氣相淀積技術(shù)，是一種射頻輝光放電的物理過程和化學(xué)反應(yīng)相結(jié)合的技術(shù)。該氣相淀積的方法可以在非常低的襯底溫度下淀積薄膜，例如在鋁上淀積SiO2。工藝上等離子體增強(qiáng)化學(xué)氣相淀積主要用于淀積絕緣層。4金屬CVD金屬化學(xué)氣相淀積是一個(gè)全新的氣相淀積的方法，利用化學(xué)氣相淀積的臺(tái)階覆蓋能力好的優(yōu)點(diǎn)，可以實(shí)現(xiàn)高密度互聯(lián)的制作。金屬進(jìn)入接觸孔時(shí)臺(tái)階覆蓋是人們最關(guān)心的問題之一，尤其是對(duì)深亞微米器件，濺射淀積金屬薄膜對(duì)不斷增加的高縱橫比結(jié)構(gòu)的臺(tái)階覆蓋正變得越來越困難。在舊的工藝中，為了保證金屬覆蓋在接觸孔上，刻蝕工藝期間必須小心地將側(cè)壁刻成斜坡，這樣金屬布線時(shí)出現(xiàn)“釘頭”（如圖1.2）?！搬旑^”將顯著降低布線密度。如果用金屬CVD，就可以避免“釘頭”的出現(xiàn)，從而布線密度得到提高。鎢是當(dāng)前最流行的金屬CVD材料。圖1.2使用釘頭接觸與填塞接觸比較雙阱CMOS工藝的主要流程隨著CMOS集成電路制造工藝的不斷發(fā)展，工藝線寬越來越小，現(xiàn)在0.18μm已經(jīng)成為超大規(guī)模集成電路制造的主流工藝線，0.09μm甚至更小線寬的工藝線在部分實(shí)驗(yàn)室也已經(jīng)開始用于制備超大規(guī)模集成電路。對(duì)于不同線寬的流水線，一個(gè)標(biāo)準(zhǔn)的CMOS工藝過程雖然略有差別，但主要的過程基本相同，都包括第一節(jié)介紹的工藝過程。下面以光刻掩膜版為基準(zhǔn)描述一個(gè)雙阱硅柵雙鋁CMOS集成電路的工藝過程的主要步驟，用以說明如何在CMOS工藝線上制備CMOS集成電路。圖1.3(a)~(m)所示的即為雙阱單多晶、雙鋁CMOS工藝的主要流程。下面對(duì)雙阱CMOS工藝的主要步驟進(jìn)行較詳細(xì)的說明。(a)(b)(c)(d)(e)(f)(g)(h)(i)(j)(k)(l)(m)圖1.3雙阱工藝主要流程制備n型阱氧化p型單晶硅襯底材料。其目的是在已經(jīng)清洗潔凈的p型硅表面上生長一層很薄的二氧化硅層，作為n阱和p阱離子注入的屏蔽層。在襯底表面涂上光刻膠，采用第一塊光刻掩膜版進(jìn)行一次光刻。其圖形是所有需要制作n阱和相關(guān)n-型區(qū)域的圖形，光刻的結(jié)果是使制作n阱和相關(guān)n-型區(qū)域圖形上方的光刻膠易于被刻蝕，當(dāng)這些易于被刻蝕的光刻膠被刻蝕之后，其下面的二氧化硅層就易于被刻蝕掉?？涛g過程采用濕法刻蝕技術(shù)，刻蝕的結(jié)果是使需要做n阱以及相關(guān)n-型區(qū)域的硅襯底裸露出來。同時(shí)，當(dāng)刻蝕完畢后，保留光刻膠，和其下面的二氧化硅層一起作為磷雜質(zhì)離子注入的屏蔽層。離子注入磷雜質(zhì)。這是一個(gè)摻雜過程，其目的是在p型的襯底上形成n型區(qū)域—n阱，作為PMOS區(qū)的襯底。離子注入的結(jié)果是在注入窗口處的硅表面形成一定的n型雜質(zhì)分布，這些雜質(zhì)將作為n阱再分布的雜質(zhì)源。n型雜質(zhì)的退火與再分布。將離子注入后的硅片去除表面所有的光刻膠并清洗干凈，在氮?dú)猸h(huán)境（有時(shí)也稱為中性環(huán)境）下退火，恢復(fù)被離子注入所損傷的硅晶格。在退火完成后，將硅片送入高溫?cái)U(kuò)散爐進(jìn)行雜質(zhì)再分布，再分布的目的是為了形成所需的n阱的結(jié)深，獲得一定的n型雜質(zhì)濃度分布，最終形成制備PMOS所需的n型阱。再分布過程中為了使磷雜質(zhì)不向擴(kuò)散爐中擴(kuò)散，一般再分布開始階段在較低溫度的氧氣氣氛中擴(kuò)散，其目的是在硅襯底表面形成二氧化硅的阻擋層，然后在較高溫度、氮?dú)猸h(huán)境中進(jìn)行再分布擴(kuò)散。制備p型阱。將進(jìn)行完步驟（a）后的硅片進(jìn)行第二次光刻。其光刻掩膜版為第一次光刻掩膜版的反版，采用與步驟(a)相同的光刻與刻蝕工藝過程，其結(jié)果是使除n阱以及相關(guān)n-型區(qū)域之外的硅襯底裸露出來。進(jìn)行離子注入硼雜質(zhì)。采用與步驟（a）相同的退火與再分布工藝過程，最終形成制備NMOS有源區(qū)所需的p型阱。為了防止注入的硼雜質(zhì)在高溫處理過程中被二氧化硅“吞噬”，在再分布的初始階段仍采用氮?dú)猸h(huán)境，當(dāng)形成了一定的雜質(zhì)分布后，改用氧氣環(huán)境，在硅表面生成一層二氧化硅膜，再分布的最后階段仍在氮?dú)猸h(huán)境中擴(kuò)散。制備有源區(qū)。所謂有源區(qū)是指將來要制作CMOS晶體管、電阻、接觸電極等的區(qū)域。其制備過程如下：氧化由于氮化硅與硅的晶格不相匹配，如果直接將氮化硅沉積在硅表面，雖然從屏蔽場氧化效果是一樣的，但由于晶格不匹配，將在硅表面引入晶格缺陷，所以，生長一層底氧將起到緩沖的作用。通過熱氧化在硅表面生長一層均勻的氧化層，作為硅與氮化硅的緩沖層，而且這層底氧層去除后，硅表面仍保持了較好的界面狀態(tài)。沉積氮化硅采用CVD技術(shù)在二氧化硅的上面沉積氮化硅。第三次光刻。用第三塊光刻掩膜版進(jìn)行光刻，光刻的目的是使除有源區(qū)部分上方的光刻膠之外，其他部分的光刻膠易于刻蝕?？涛g當(dāng)光刻膠被刻蝕之后，采用等離子體干法刻蝕技術(shù)將暴露在外面的氮化硅刻蝕掉。進(jìn)而開形成有源區(qū)。p型場注入。有源區(qū)外與n型阱都不需要進(jìn)行p型場注入。P型場注入的過程如下：光刻。在硅表面涂膠之后，采用步驟（a）所用的第一塊光刻掩膜版進(jìn)行光刻，其目的是使n型阱上方的光刻膠不易被刻蝕?？涛g。采用濕法刻蝕除去其他部分的光刻膠。進(jìn)行p雜質(zhì)注入。其目的是提高n阱外非有源區(qū)表面的濃度，這樣可以有效地防止由于鋁引線的經(jīng)過而帶來的寄生MOS管。制備耗盡型MOS管。由于模擬集成電路中，有些設(shè)計(jì)需要采用耗盡型MOS管，這樣在CMOS工藝工程中必須加一塊光刻掩膜版，其目的是使非耗盡型MOS管部分的光刻膠不易被刻蝕，然后通過離子注入和退火、再分布工藝，改變耗盡型MOS管區(qū)有源區(qū)的表面濃度，使MOS管不需要柵電壓就可以開啟工作。然后采用干氧-濕氧-干氧的方法進(jìn)行場氧制備，其目的是使除有源區(qū)部分之外的硅表面生長一層較厚的二氧化硅層，防止寄生MOS管的形成。再采用干法刻蝕技術(shù)除去所有的氮化硅，并將底氧化層也去除，在清洗以后進(jìn)行柵氧化，生長一層高質(zhì)量的氧化層。最后進(jìn)行閾值電壓調(diào)整，所謂閾值電壓調(diào)整就是在有源區(qū)的表面再進(jìn)行一次離子注入，使閾值電壓達(dá)到所需值。在柵氧化之后可分別采用步驟(a)和(b)所用的光刻掩膜版對(duì)PMOS管和NMOS管進(jìn)行閾值電壓調(diào)整，如果不進(jìn)行閾值電壓的調(diào)整就已經(jīng)得到了滿意的閾值電壓，則調(diào)整工藝可去掉，視具體情況進(jìn)行選擇。制備多晶柵。沉積與摻雜采用CVD技術(shù)在硅片表面沉積一層多晶硅薄膜，在沉積多晶硅薄膜的同時(shí)，在反應(yīng)室中通入摻雜元素，通常采用多晶硅摻磷（n型摻雜）。光刻在多晶硅表面涂膠，通過光刻，使多晶硅柵上方的光刻膠不易被刻蝕，這樣通過刻蝕其他部分的光刻膠?？涛g采用干法刻蝕技術(shù)刻蝕掉暴露在外面的多晶硅，再除去所有的光刻膠，剩下的多晶硅就是最終的多晶硅柵。制備NMOS管的源漏區(qū)光刻在硅表面涂上膠，然后利用光刻掩膜版進(jìn)行光刻，其目的是使制備PMOS的區(qū)域和NMOS的襯底接觸孔的區(qū)域上方的光刻膠不易被刻蝕。離子注入在刻蝕掉易被刻蝕的光刻膠之后進(jìn)行高濃度的砷離子注入，這樣在NMOS管的源漏區(qū)和PMOS的襯底接觸孔區(qū)形成了的重?fù)诫s接觸區(qū)，而NMOS管的溝道區(qū)由于多晶硅柵的屏蔽而不受到任何影響，這點(diǎn)也體現(xiàn)了硅柵的自對(duì)準(zhǔn)工藝。制備PMOS管的源漏區(qū)。光刻在硅表面涂上膠，然后利用光刻掩膜版進(jìn)行光刻，其目的是使制備NMOS的區(qū)域和PMOS的襯底接觸孔的區(qū)域上方的光刻膠不易被刻蝕。離子注入在刻蝕掉易被刻蝕的光刻膠之后進(jìn)行高濃度的硼離子注入，這樣在PMOS管的源漏區(qū)和NMOS的襯底接觸孔區(qū)形成了的重?fù)诫s接觸區(qū)，而PMOS溝道區(qū)由于多晶硅柵的屏蔽而不受到任何影響。在步驟(g)和(h)之后還要進(jìn)行退火、再分布等工藝最終形成的NMOS和PMOS源漏區(qū)和各自的襯底接觸孔。制備接觸孔沉積與光刻采用CVD技術(shù)在硅片表面沉積一層較厚的二氧化硅薄膜，然后在表面涂膠，再利用光刻掩膜版進(jìn)行光刻，使接觸孔區(qū)的膠易于被刻蝕。刻蝕除去接觸孔區(qū)的光刻膠，然后再采用濕法刻蝕工藝除去接觸孔區(qū)的所有的二氧化硅。同時(shí)采用低溫回流技術(shù)使硅片上臺(tái)階的陡度降低，形成緩坡臺(tái)階。其目的是改善金屬引線的斷條情況制備第一層金屬鋁引線。通過濺鍍的方法在硅表面沉積一層金屬層，作為第一層金屬引線材料，然后在金屬表面涂上膠，再利用光刻掩膜版進(jìn)行光刻，使引線隔離區(qū)的光刻膠易于被刻蝕，除去這部分光刻膠，再采用干法刻蝕技術(shù)其下方的金屬鋁。制備第一層金屬鋁與第二層金屬鋁之間的連接通孔經(jīng)過一系列的工藝加工，硅片表面已經(jīng)是高低起伏，如不做特殊處理而直接沉積介電材料，則這種起伏將更大，使第二層金屬加工在曝光聚焦上產(chǎn)生困難，因此，雙層金屬引線間的介電材料就要求具有平坦度，或者說，要利用這層材料將硅表面變平坦。平坦介電材料過程目前采用的技術(shù)是：首先是采用CVD技術(shù)沉積一層二氧化硅，然后利用旋涂法再制作一層新的二氧化硅，最后再采用CVD技術(shù)沉積二氧化硅，完成平坦的介電材料制作過程。介電材料的產(chǎn)生最重要的是中間的一層二氧化硅的產(chǎn)生，它并不是普通的二氧化硅，而是采用了液態(tài)的含有介電材料的有機(jī)溶劑，用旋涂法將這種溶劑涂布在硅片表面，利用溶劑的流動(dòng)性來填補(bǔ)硅表面的凹處，然后經(jīng)過熱處理去除溶劑，留下的介電材料就是二氧化硅。連接通孔的制作通過光刻和刻蝕工藝制備出第一層金屬鋁與第二層金屬鋁之間的連接通孔，目的是構(gòu)造雙層金屬間的連接。制備第二層金屬鋁引線這步工藝與(j)相類似，制備第二層金屬鋁引線。鈍化處理在硅圓片的表面涂上鈍化材料，一般采用磷硅玻璃。然后通過光刻和刻蝕工藝將PAD上的鈍化刻蝕掉，作為與外界的連接點(diǎn)，而硅片的其他部分都鈍化層的保護(hù)。鈍化層可以有效地防止外界對(duì)器件表面的影響，從而保證了器件及電路的穩(wěn)定性。注意：對(duì)于雙多晶三鋁或雙多晶五鋁等CMOS工藝過程與以上的步驟相似，不同之處在于多一次多晶的制備與三至五鋁的制備及其相互之間的通孔的制備，而其多出的多晶與鋁線及通孔的制備過程采用上面所介紹的相關(guān)步驟即可。1.3高壓CMOS器件及高低壓兼容工藝近年來，隨著人民生活水平的不斷高、集成電路的不斷發(fā)展，高壓集成電路的應(yīng)用需求在不斷地?cái)U(kuò)大。在交流電機(jī)的控制、工業(yè)生產(chǎn)自動(dòng)化以及聲音功放系統(tǒng)等方面直接需要高壓IC來實(shí)現(xiàn)其功能；更多的應(yīng)用在于高/低壓混合集成電路，如超聲換能器、平板顯示器驅(qū)動(dòng)電路、MEMS(微機(jī)械系統(tǒng))、小型直流電機(jī)控制、打印機(jī)、發(fā)光設(shè)備以及一些電子自動(dòng)化等領(lǐng)域，在這些領(lǐng)域應(yīng)用往往是低壓輸入、高壓輸出。CMOS高壓集成電路具有工作頻率高、功耗小、安全工作區(qū)（SOA）寬、負(fù)溫度系數(shù)等優(yōu)點(diǎn)，同時(shí)它的制備工藝能兼容標(biāo)準(zhǔn)低壓CMOS工藝，并達(dá)到其最佳的性能，這樣不但可以降低芯片制造成本，而且可以進(jìn)行超大規(guī)模集成電路設(shè)計(jì)。1.3.1高壓CMOS器件常見的高壓MOS器件主要有兩大類：LDMOS和VDMOS。LDMOS由于是平面結(jié)構(gòu)，更易于大規(guī)模集成電路兼容，因此在絕大多數(shù)高低壓兼容的集成電路中都采用LDMOS結(jié)構(gòu)，但是它也有一個(gè)致命的缺點(diǎn)：導(dǎo)通電阻大，為了達(dá)到大電流的要求，往往需要犧牲大量的版圖面積，這樣整個(gè)芯片的成本就會(huì)大大提高。相比VDMOS的導(dǎo)通電阻比較小，達(dá)到同樣的工作電流所占用的版圖面積比較小，但它的缺點(diǎn)是：它是縱向結(jié)構(gòu)，不易和低壓CMOS電路兼容。為了和低壓CMOS電路兼容，一般需要在漂移區(qū)的底部增加一層埋層，然后再通過漏結(jié)連接層，把漏結(jié)電流仍然從平面上引出，通過這種改進(jìn)，從外表上看，它仍然是一個(gè)平面結(jié)構(gòu)，可以和低壓CMOS電路完全兼容，圖1.4所示的即為一種端口從同一平面引出的VDMOS結(jié)構(gòu)的剖面圖。圖1.4端口從同一平面引出的VDMOS結(jié)構(gòu)剖面圖圖1.5高低壓兼容CMOS電路的縱向剖視圖而圖1.5則是一個(gè)高低壓兼容CMOS電路的縱向剖視圖，其中包括高壓二極管、高壓PMOS（HV－PMOS）、高壓NMOS（HV－NMOS）以及低壓CMOS。圖中高壓CMOS采用了LDMOS結(jié)構(gòu)。高壓管的一般設(shè)計(jì)流程是先根據(jù)所需設(shè)計(jì)的器件的指標(biāo)（如電壓、驅(qū)動(dòng)電流等）確定能滿足要求的高壓管結(jié)構(gòu)，然后采用TSUPREM等軟件進(jìn)行工藝模擬以確定所需的工藝參數(shù)（如摻雜濃度、各種工藝過程所需的時(shí)間等），再把其輸出的結(jié)果輸入到MEDICI等軟件進(jìn)行器件模擬，通過模擬結(jié)果（如電壓等位線圖等）確定所設(shè)計(jì)的高壓管的結(jié)構(gòu)與工藝參數(shù)是否滿足所要設(shè)計(jì)的器件指標(biāo)，若不滿足要求，則重復(fù)以上步驟，直到滿足要求為止。1.3.2高低壓兼容CMOS工藝為了降低成本、實(shí)現(xiàn)單片化，高壓器件結(jié)構(gòu)的確定還必須考慮與低壓器件兼容的問題，并采用高低壓兼容CMOS工藝，而在高低壓兼容工藝中主要考慮新增的高壓工藝步驟不能影響到原來的標(biāo)準(zhǔn)低壓CMOS工藝過程，下面以圖1.5所示的結(jié)構(gòu)圖簡要說明一下高低壓兼容CMOS集成電路的制備工藝以及其中的關(guān)鍵步驟。表1.1即為高低壓兼容的CMOS工藝的主要流程，表中的順序即為高低壓兼容工藝的制備順序。表表1.1高低壓兼容CMOS的工藝流程1.p型襯底制備2.高壓n阱制備3.n-型和p-型漂移區(qū)制備4.p阱制備5.低壓n阱制備6.場注入及場氧制備7.閾值電壓調(diào)節(jié)8.高壓PMOS的厚柵氧的制備與刻蝕9.多晶柵制備10.源漏制備11.接觸孔制備12.鋁引線制備13.PAD制備在p-襯底上制備一個(gè)高壓PMOS所需的深n阱（表9.1中的第二步），其制備過程如同低壓n阱的制備一樣，只是其制備時(shí)的工藝參數(shù)遠(yuǎn)大于低壓n阱制備時(shí)的工藝參數(shù)（如時(shí)間、濃度等），高壓n阱制備完成后制備高壓PMOS的p-型漂移區(qū)和高壓NMOS的n-型漂移區(qū)（表9.1中的第三步），緊接著制備高壓NMOS的p-阱（表9.1中的第四步），接下來的工藝與標(biāo)準(zhǔn)低壓CMOS工藝完全一致，只是高壓PMOS的柵氧化層要另外先做一次（表9.1中的第八步），以達(dá)到耐壓的要求。表9.1中灰色的第2～4及第8步是高壓CMOS特有的，5～7及9～12步與1.2節(jié)說明的標(biāo)準(zhǔn)低壓CMOS工藝完全相同。通過這個(gè)流程可以看到，新增的高壓管制造工藝都是在低壓CMOS電路制備前完成的，因此只需將制備低壓CMOS的襯底表面用二氧化硅及氮化硅保護(hù)，就完全消除高壓管制造工藝對(duì)低壓CMOS的影響。1.3.3高壓PMOS的厚柵氧刻蝕在許多高低壓兼容集成電路的應(yīng)用中，高壓PMOS的柵極往往需要與源極接相同的驅(qū)動(dòng)電壓，即為高電壓，這樣高壓PMOS的柵氧厚度很厚，不能采用與低壓CMOS電路相同的柵氧化層，而需要另外單獨(dú)制備一次。并且由于刻蝕時(shí)不僅存在于器件的縱向，而且也存在于橫向，所以這層厚柵氧化層就不能像標(biāo)準(zhǔn)低壓CMOS的薄柵氧化層一樣作為源漏擴(kuò)散的自然阻擋層，而必須在源漏擴(kuò)散之前把這層多余的厚柵氧化層刻蝕掉。所以在制作高壓PMOS管時(shí)需要在工藝制備中用一塊專門的掩膜版刻蝕此厚氧化層，然后再制備多晶硅柵。在制備多晶硅柵時(shí)，多晶硅柵光刻掩膜版必須與這塊專門的掩膜版套準(zhǔn)，最后利用多晶硅柵的自對(duì)準(zhǔn)來制備源漏。但是由于套刻時(shí)必然會(huì)存在套刻不準(zhǔn)的現(xiàn)象（由于精度等原因），從形式上分為圖1.6(a)和(b)所示的左、右誤差。（a）(b)圖1.6(a)左誤差(b)右誤差如果多晶硅柵光刻掩膜版套準(zhǔn)出現(xiàn)左誤差時(shí)就會(huì)導(dǎo)致高壓PMOS的柵被擊穿，因?yàn)榭拷磪^(qū)的柵氧化層很薄；如果多晶硅柵光刻掩膜版套準(zhǔn)出現(xiàn)右誤差時(shí)就會(huì)導(dǎo)致高壓PMOS無法導(dǎo)通，因?yàn)樵磪^(qū)邊界到虛線之間的溝道是無法導(dǎo)通的。為了有效地解決這個(gè)問題，根據(jù)柵氧化層的厚度不同，可以采用以下兩種方法：多晶硅柵自對(duì)準(zhǔn)刻蝕實(shí)踐證明：如果柵氧化層厚度不是很厚（約70nm以下），刻蝕此氧化層不需要用一塊專用的掩膜版，而是充分利用多晶硅柵的自對(duì)準(zhǔn)優(yōu)點(diǎn)，即先制備多晶硅柵，然后利用它的自對(duì)準(zhǔn)來刻蝕此厚氧化層，最后同樣利用多晶硅柵的自對(duì)準(zhǔn)來制備源漏，具體工藝步驟示意圖如圖1.7所示，這種制備工藝很好地避免了套刻精度誤差帶來的嚴(yán)重影響。圖1.7多晶硅柵自對(duì)準(zhǔn)刻蝕HV-PMOS厚柵氧示意圖增加p阱法在方法1）中，如果柵氧化層的厚度很厚，那么采用這種方法就會(huì)引起很高的臺(tái)階，這樣容易使鋁引線發(fā)生斷裂。因此可以在高壓PMOS增加了一個(gè)p阱區(qū)。即在高壓NMOS的p阱的制備的同時(shí)在高壓PMOS制備一個(gè)p阱區(qū)，這樣避免了增加掩膜版而帶來的生產(chǎn)成本提高。高壓PMOS的p阱區(qū)和厚柵氧的相對(duì)物理位置非常重要，這主要是有工藝廠家的光刻精度及橫向擴(kuò)散有關(guān)，假如光刻精度為0.5μm，p-well區(qū)的結(jié)深為1μm，則p-well區(qū)的橫向擴(kuò)散為0.8μm左右，那么厚柵氧的光刻左邊界和p-well區(qū)光刻右邊界應(yīng)重疊0.2μm。為防止左誤差的發(fā)生，高壓PMOS的多晶硅柵的光刻左邊界應(yīng)縮進(jìn)厚柵氧的光刻左邊界0.5μm。多晶硅柵、厚柵氧與p-區(qū)之間的光刻物理位置如圖1.8所示。圖1.8多晶硅柵、厚柵氧和p-區(qū)三者的物理光刻圖在工藝制備中，采用圖1.8所示的結(jié)構(gòu)可以克服前面所提到的由于光刻所帶來的左、右誤差。不論發(fā)生左誤差還是右誤差HV-PMOS都能正常工作；同時(shí)這種結(jié)構(gòu)又很好地降低了氧化層臺(tái)階的高度，從而避免了鋁引線的斷裂。高壓PMOS最終可能出現(xiàn)的左、右兩種極限誤差如圖1.9(a)與1.9(b)所示，由此圖可以看出，采用圖1.8的結(jié)構(gòu)，即使出現(xiàn)圖1.9所示的兩種極限誤差也能使高壓PMOS管正常工作。（a）(b)圖1.9(a)實(shí)際最大左誤差(b)實(shí)際最大右誤差1.3.4高低壓之間的隔離在高低壓兼容CMOS集成電路中，高壓之間以及高低壓之間的隔離非常重要，否則在高壓之間、高壓與低壓之間的信號(hào)就會(huì)相互串?dāng)_，如果隔離不好高壓信號(hào)甚至?xí)鸬蛪篊MOS電路的擊穿燒毀。下面討論一下三種常用的隔離方法：PN結(jié)隔離、自隔離以及介質(zhì)隔離。PN結(jié)隔離即在襯底上進(jìn)行局部的高濃度P型雜質(zhì)和高濃度N型雜質(zhì)深層擴(kuò)散，高濃度P型雜質(zhì)層接低電平，高濃度N型雜質(zhì)層接高電平，這樣就形成了一個(gè)反偏的PN結(jié)。因?yàn)镻N結(jié)反偏下有很大的電阻，從而起到隔離作用。低壓CMOS器件之間、高低壓區(qū)間常用PN結(jié)來隔離。但這種隔離方法的缺點(diǎn)是在高溫下隔離效果變差，使器件及電路的工作性能降低。在圖1.2中所示的高低壓之間的隔離就是采用這種方法。自隔離MOS管具有自隔離特征：因?yàn)楫?dāng)MOS管導(dǎo)通時(shí)源區(qū)、漏區(qū)以及源漏區(qū)之間的溝道都被耗盡區(qū)所包圍，而耗盡區(qū)與襯底之間形成了高阻區(qū)從而形成隔離；當(dāng)MOS管截止時(shí)，漏極與襯底之間的PN結(jié)處于反偏，故漏區(qū)上的高壓又被耗盡區(qū)所隔離。在帶有漂移區(qū)的高壓偏置柵MOS管及弱化表面電場結(jié)構(gòu)的LDMOS管常常采用這種方法進(jìn)行隔離。但這種自隔離方式存在著以下缺點(diǎn)：高壓管必須設(shè)計(jì)成環(huán)形結(jié)構(gòu)，漏區(qū)在中間，并完全被柵區(qū)和源區(qū)包圍。自隔離可用于集成多個(gè)輸出MOS管，但必須采用共源連接方式。因此在LDMOS結(jié)構(gòu)的高壓管中通常設(shè)計(jì)成如圖1.10所示的“跑道型”結(jié)構(gòu)，這種結(jié)構(gòu)的優(yōu)點(diǎn)是：可以增大曲率半徑，提高LDMOS的擊穿電壓.可以使LDMOS自隔離，不影響到其他器件的工作性能。圖1.10跑道型高壓管結(jié)構(gòu)3)介質(zhì)隔離隨著高壓CMOS集成電路的工作電壓、電流的進(jìn)一步提高，大電流噪聲將大大增加，常常會(huì)引起同一塊芯片內(nèi)其他電路的誤動(dòng)作，而此時(shí)由于器件的溫度較高，PN結(jié)隔離一般難以達(dá)到理想的效果。而介質(zhì)隔離在高溫下仍可保持較好的隔離特性，可以大大改善整個(gè)CMOS集成電路的工作性能。介質(zhì)隔離通常是硅片直接鍵合形成介質(zhì)隔離或采用電解質(zhì)隔離，這種隔離技術(shù)難度大，成本高，在基于SOI材料制備的CMOS集成電路中，一般采用介質(zhì)隔離的方法進(jìn)行隔離。在高低壓兼容的CMOS工藝中，進(jìn)行版圖設(shè)計(jì)時(shí)高壓區(qū)與低壓區(qū)應(yīng)明顯隔離開，以免相互之間的串?dāng)_，現(xiàn)在常用而比較有效的方法是在高壓區(qū)與低壓區(qū)之間隔開一定的距離并設(shè)計(jì)兩個(gè)保護(hù)環(huán)：一個(gè)為地環(huán)，另一個(gè)則為電源環(huán)，以滿足隔離的需要。

咖啡店創(chuàng)業(yè)計(jì)劃書第一部分：背景在中國，人們?cè)絹碓綈酆瓤Х?。隨之而來的咖啡文化充滿生活的每個(gè)時(shí)刻。無論在家里、還是在辦公室或各種社交場合，人們都在品著咖啡?？Х戎饾u與時(shí)尚、現(xiàn)代生活聯(lián)系在一齊。遍布各地的咖啡屋成為人們交談、聽音樂、休息的好地方，咖啡豐富著我們的生活，也縮短了你我之間的距離，咖啡逐漸發(fā)展為一種文化。隨著咖啡這一有著悠久歷史飲品的廣為人知，咖啡正在被越來越多的中國人所理解。第二部分：項(xiàng)目介紹第三部分：創(chuàng)業(yè)優(yōu)勢(shì)目前大學(xué)校園的這片市場還是空白，競爭壓力小。而且前期投資也不是很高，此刻國家鼓勵(lì)大學(xué)生畢業(yè)后自主創(chuàng)業(yè)，有一系列的優(yōu)惠政策以及貸款支持。再者大學(xué)生往往對(duì)未來充滿期望，他們有著年輕的血液、蓬勃的朝氣，以及初生牛犢不怕虎的精神，而這些都是一個(gè)創(chuàng)業(yè)者就應(yīng)具備的素質(zhì)。大學(xué)生在學(xué)校里學(xué)到了很多理論性的東西，有著較高層次的技術(shù)優(yōu)勢(shì)，現(xiàn)代大學(xué)生有創(chuàng)新精神，有對(duì)傳統(tǒng)觀念和傳統(tǒng)行業(yè)挑戰(zhàn)的信心和欲望，而這種創(chuàng)新精神也往往造就了大學(xué)生創(chuàng)業(yè)的動(dòng)力源泉，成為成功創(chuàng)業(yè)的精神基礎(chǔ)。大學(xué)生創(chuàng)業(yè)的最大好處在于能提高自己的潛力、增長經(jīng)驗(yàn)，以及學(xué)以致用;最大的誘人之處是透過成功創(chuàng)業(yè)，能夠?qū)崿F(xiàn)自己的理想，證明自己的價(jià)值。第四部分：預(yù)算1、咖啡店店面費(fèi)用咖啡店店面是租賃建筑物。與建筑物業(yè)主經(jīng)過協(xié)商，以合同形式達(dá)成房屋租賃協(xié)議。協(xié)議資料包括房屋地址、面積、結(jié)構(gòu)、使用年限、租賃費(fèi)用、支付費(fèi)用方法等。租賃的優(yōu)點(diǎn)是投資少、回收期限短。預(yù)算10-15平米店面，啟動(dòng)費(fèi)用大約在9-12萬元。2、裝修設(shè)計(jì)費(fèi)用咖啡店的滿座率、桌面的周轉(zhuǎn)率以及氣候、節(jié)日等因素對(duì)收益影響較大?？Х瑞^的消費(fèi)卻相對(duì)較高，主要針對(duì)的也是學(xué)生人群，咖啡店布局、格調(diào)及采用何種材料和咖啡店效果圖、平面圖、施工圖的設(shè)計(jì)費(fèi)用，大約6000元左右3、裝修、裝飾費(fèi)用具體費(fèi)用包括以下幾種。(1)外墻裝飾費(fèi)用。包括招牌、墻面、裝飾費(fèi)用。(2)店內(nèi)裝修費(fèi)用。包括天花板、油漆、裝飾費(fèi)用，木工、等費(fèi)用。(3)其他裝修材料的費(fèi)用。玻璃、地板、燈具、人工費(fèi)用也應(yīng)計(jì)算在內(nèi)。整體預(yù)算按標(biāo)準(zhǔn)裝修費(fèi)用為360元/平米，裝修費(fèi)用共360*15=5400元。4、設(shè)備設(shè)施購買費(fèi)用具體設(shè)備主要有以下種類。(1)沙發(fā)、桌、椅、貨架。共計(jì)2250元(2)音響系統(tǒng)。共計(jì)450(3)吧臺(tái)所用的烹飪?cè)O(shè)備、儲(chǔ)存設(shè)備、洗滌設(shè)備、加工保溫設(shè)備。共計(jì)600(4)產(chǎn)品制造使用所需的吧臺(tái)、咖啡杯、沖茶器、各種小碟等。共計(jì)300凈水機(jī)，采用美的品牌，這種凈水器每一天能生產(chǎn)12l純凈水，每一天銷售咖啡及其他飲料100至200杯，價(jià)格大約在人民幣1200元上下。咖啡機(jī)，咖啡機(jī)選取的是電控半自動(dòng)咖啡機(jī)，咖啡機(jī)的報(bào)價(jià)此刻就應(yīng)在人民幣350元左右，加上另外的附件也不會(huì)超過1200元。磨豆機(jī)，價(jià)格在330―480元之間。冰砂機(jī)，價(jià)格大約是400元一臺(tái)，有點(diǎn)要說明的是，最好是買兩臺(tái)，不然夏天也許會(huì)不夠用。制冰機(jī)，從制冰量上來說，一般是要留有富余?？钪票鶛C(jī)每一天的制冰量是12kg。價(jià)格稍高550元，質(zhì)量較好，所以能夠用很多年，這么算來也是比較合算的。5、首次備貨費(fèi)用包括購買常用物品及低值易耗品，吧臺(tái)用各種咖啡豆、奶、茶、水果、冰淇淋等的費(fèi)用。大約1000元6、開業(yè)費(fèi)用開業(yè)費(fèi)用主要包括以下幾種。(1)營業(yè)執(zhí)照辦理費(fèi)、登記費(fèi)、保險(xiǎn)費(fèi);預(yù)計(jì)3000元(2)營銷廣告費(fèi)用;預(yù)計(jì)450元7、周轉(zhuǎn)金開業(yè)初期，咖啡店要準(zhǔn)備必須量的流動(dòng)資金，主要用于咖啡店開業(yè)初期的正常運(yùn)營。預(yù)計(jì)2000元共計(jì)： 120000+6000+5400+2250+450+600+300+1200+1200+480+400+550+1000+3000+450+2000=145280元第五部分：發(fā)展計(jì)劃1、營業(yè)額計(jì)劃那里的營業(yè)額是指咖啡店日常營業(yè)收入的多少。在擬定營業(yè)額目標(biāo)時(shí)，必須要依據(jù)目前市場的狀況，再思考到咖啡店的經(jīng)營方向以及當(dāng)前的物價(jià)情形，予以綜合衡量。按照目前流動(dòng)人口以及人們對(duì)咖啡的喜好預(yù)計(jì)每一天的營業(yè)額為400-800，根據(jù)淡旺季的不同可能上下浮動(dòng)2、采購計(jì)劃依據(jù)擬訂的商品計(jì)劃，實(shí)際展開采購作業(yè)時(shí)，為使采購資金得到有效運(yùn)用以及商品構(gòu)成達(dá)成平衡，務(wù)必針對(duì)設(shè)定的商品資料排定采購計(jì)劃。透過營業(yè)額計(jì)劃、商品計(jì)劃與采購計(jì)劃的確立，我們不難了解，一家咖啡店為了營業(yè)目標(biāo)的達(dá)成，同時(shí)有效地完成商品構(gòu)成與靈活地運(yùn)用采購資金，各項(xiàng)基本的計(jì)劃是不可或缺的。當(dāng)一家咖啡店設(shè)定了營業(yè)計(jì)劃、商品計(jì)劃及采購計(jì)劃之后，即可依照設(shè)定的采購金額進(jìn)行商品的采購。經(jīng)過進(jìn)貨手續(xù)檢驗(yàn)、標(biāo)價(jià)之后，即可寫在菜單上。之后務(wù)必思考的事情，就是如何有效地將這些商品銷售出去。3、人員計(jì)劃為了到達(dá)設(shè)定的經(jīng)營目標(biāo)，經(jīng)營者務(wù)必對(duì)人員的