福州大學(xué)集成電路幅員設(shè)計(jì)試驗(yàn)報(bào)告

本文格式為Word版，下載可任意編輯——福州大學(xué)集成電路幅員設(shè)計(jì)試驗(yàn)報(bào)告《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

福州大學(xué)物信學(xué)院

《集成電路幅員設(shè)計(jì)》試驗(yàn)報(bào)告

姓名：席高照學(xué)號(hào)：111000833系別：物理與信息工程專業(yè)：微電子學(xué)年級(jí)：2023指導(dǎo)老師：江浩

1

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

一、試驗(yàn)?zāi)康?/p>

1.2.3.4.5.6.

把握幅員設(shè)計(jì)的基本理論。把握幅員設(shè)計(jì)的常用技巧。

把握定制集成電路的設(shè)計(jì)方法和流程。

熟悉CadenceVirtuosoLayoutEdit軟件的應(yīng)用

學(xué)會(huì)用Cadence軟件設(shè)計(jì)幅員、幅員的驗(yàn)證以及后仿真

熟悉Cadence軟件和幅員設(shè)計(jì)流程，減少幅員設(shè)計(jì)過程中出現(xiàn)的錯(cuò)誤。

二、試驗(yàn)要求

1.根據(jù)所提供的反相器電路和CMOS放大器的電路依據(jù)幅員設(shè)計(jì)的規(guī)則繪制電路的幅員，同時(shí)注意CMOS查分放大器電路的對稱性以及電流密度（通過該電路的電流可能會(huì)達(dá)到5mA）2.所設(shè)計(jì)的幅員要通過DRC、LVS檢測

三、有關(guān)于幅員設(shè)計(jì)的基礎(chǔ)知識(shí)

首先，設(shè)計(jì)幅員的基礎(chǔ)便是電路的基本原理，以及電路的工作特性，硅加工工藝的基礎(chǔ)、

以及通用幅員的設(shè)計(jì)流程，之后要根據(jù)不同的工藝對應(yīng)不同的設(shè)計(jì)規(guī)則，一般來說通用的幅員設(shè)計(jì)流程為①制定幅員規(guī)劃記住要制定可能會(huì)被遺忘的特別要求清單②設(shè)計(jì)實(shí)現(xiàn)考慮特別要求及如何布線創(chuàng)立組元并對其進(jìn)行布局③幅員驗(yàn)證執(zhí)行基于計(jì)算機(jī)的檢查和目視檢查，進(jìn)行校正工作④最終步驟工程核查以及幅員核查幅員參數(shù)提取與后仿真完成這些之后需要特別注意的是寄生參數(shù)噪聲以及布局等的影響，具體是電路而定，在下面的試驗(yàn)步驟中會(huì)表達(dá)到這一點(diǎn)。

四、試驗(yàn)步驟

I.反相器部分：

反相器原理圖：

2

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

反相器的基本原理：CMOS反相器由PMOS和NMOS構(gòu)成，當(dāng)輸入高電平日，NMOS導(dǎo)通，輸出低電平，當(dāng)輸入低電平日，PMOS導(dǎo)通，輸出高電平。

本卷須知：

（1）畫成插齒形狀，增大了寬長比，可以提高電路速度

（2）盡可能使幅員面積最小。面積越小，速度越高，功耗越小。

（3）盡可能減少寄生電容和寄生電阻。盡可能增加接觸孔的數(shù)目可以減小接觸電阻。（4）盡可能減少串?dāng)_，電荷共享。做好信號(hào)隔離。反相器的幅員：原理圖電路設(shè)計(jì)：

整體幅員：

3

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

DRC檢測：

4

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

5

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

LVS檢測：

6

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

II.CMOS差分放大器部分：

CMOS差分放大器的原理圖：

在該電路中，M1、M2為有源負(fù)載，M3、M4為電流源，M5為電流源器件。①線寬、電流分析：

該電路為CMOS差分共源放大器，電路所需要的最大電流為5mA，根據(jù)典型工藝電流密度得出連線的寬度為5um。其中電源、地和偏置為大電流路徑，輸入端為小電流路徑，因此輸入線寬為2um，電源、地線寬為10um。對于大電流路徑可以讓電流源從頂端流入以分散電流，并有效降低電阻。

7

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

③匹配規(guī)則分析：

在設(shè)計(jì)幅員的過程中，應(yīng)當(dāng)把匹配器件相互靠近放置，使期間保持同一方向，并選擇一個(gè)中間值作為根部件。由于該電路是差分放大電路，因此應(yīng)使得差分布線一致并盡量使得每一個(gè)器件對稱。

在本次幅員設(shè)計(jì)中使用的器件寬度較大，對于M3、M4L=1uW=100u

并將每個(gè)器件分成9塊每一個(gè)的W為11.11u，以使得電路的對稱性較好，同時(shí)對于電流鏡M3與M4，采用共心—四方交織的匹配方式，使其對稱性更好：

8

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

在畫幅員的過程中還應(yīng)當(dāng)注意差分布線的一致性，以便提高電路的對稱性

9

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

④器件布局及其他本卷須知：

根據(jù)對稱性的要求，將電流源M5進(jìn)行器件分割，M3、M4采用共心交織匹配法，得到整個(gè)幅員器件布局圖：

在PMOS器件上需要添加N阱接觸，而對于NMOS則應(yīng)添加襯底接觸，并且在添加N阱襯底時(shí)可將PMOS與NMOS包圍，以保證襯底很好的接地并且具有一定的隔離作用

10

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

⑤幅員的設(shè)計(jì)流程：⒈原理圖的設(shè)計(jì)：

11

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

⒉整體幅員：

⒊DRC檢測：

12

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

13

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

⒋LVS檢測：

14

《集成電路幅員設(shè)計(jì)》實(shí)踐報(bào)告

五、實(shí)踐心得體會(huì)

通過本次幅員設(shè)計(jì)實(shí)踐，我學(xué)會(huì)了把握幅員設(shè)計(jì)的基本理論與操作流程，把握了幅員設(shè)計(jì)的基本技巧以及本卷須知，同時(shí)熟悉了IC5141的使用以及對幅員的檢查與仿真。

這次實(shí)踐也遇到了挺大的困難，以前有做過類似的實(shí)踐（數(shù)字集成電路課程設(shè)計(jì)）其中有幅員這一塊，但是在上次課設(shè)的中，這不是十分重要的一環(huán)，所以老師講解的也不是很詳細(xì)，導(dǎo)致剛開始有點(diǎn)輕視，后來經(jīng)過虛心的請教以及認(rèn)真的溫習(xí)與聽講終究趕上了進(jìn)度。本次實(shí)踐我的收獲還是比較大的，初始設(shè)計(jì)出幅員的時(shí)候錯(cuò)誤十分多，違反設(shè)計(jì)規(guī)則的也有好多內(nèi)容，修改的過程也是頭痛不已，但是當(dāng)所有問題解決之后，心里有一種成就感。

幅員設(shè)計(jì)的要點(diǎn)在于，在設(shè)計(jì)幅員之前一定要對電路的原理進(jìn)行分析，通過期間所通過的電