微機(jī)原理與接口技術(shù)

2章80X86教學(xué)提示：微處理器是微機(jī)的部件，要掌握其原理，必須熟悉微處理器的內(nèi)部結(jié)8086/8088微處理器和高檔微處理器的體教學(xué)要求：本章要求學(xué)生了解80X86微處理器的功能結(jié)構(gòu)；掌握8086/8088器的組織和尋址、8086/8088I/O端口地址空間、8086/8088各內(nèi)部寄存器的主要作用。微處理器的功能體，上面集成了計(jì)算機(jī)的主要部件：控制器、運(yùn)算器和寄存器組。整個(gè)微機(jī)硬件系統(tǒng)1616CPU8086/、等。2.18位微處理器的內(nèi)部結(jié)構(gòu)，它一般由算術(shù)邏輯運(yùn)算單元、寄存器2.18位微處理器內(nèi)部結(jié)構(gòu)算術(shù)邏輯運(yùn)算單元(ArithmeticLogic算術(shù)運(yùn)算和邏輯運(yùn)算，如加、減、增量(1)、減量(1)、比較、求反、求補(bǔ)等運(yùn)算，邏寄存器組(Register是CPU的CPU配有不同量、不長度的組存器。有些寄存器不面向用戶，稱為“透明”寄存器，對(duì)它們的工作，用戶不需要了解；由于寄存器比器快捷和方便，所以各種寄存器常用來存放臨時(shí)的數(shù)據(jù)或頻度非常高，是調(diào)度數(shù)據(jù)的主要。其中，累加器的尋址最多，功能最強(qiáng)，使用最地址寄存器：主要用來存放地址，用于器的尋址操作，因而也稱為地址指針或寄存器，如堆棧指針、指令指針等。地址寄存器的功能比較單一，在內(nèi)存時(shí)，否為0等。指令寄存器：用來暫時(shí)存放從器中取出來的指令指令譯碼邏輯：負(fù)責(zé)對(duì)指令進(jìn)行譯碼，通過譯碼產(chǎn)生完成指令功能的命令。調(diào)整個(gè)系統(tǒng)完成所要求的操作。這些信號(hào)包括：一系列定時(shí)控制信號(hào)、CPU的狀態(tài)和應(yīng)答In80888086IBMIBMPCIBMPC/XT時(shí)，8088被選作它們的CPU。20位地址線。808888086808816位CPU。EU(ExecutionUnit)BIU(BusInterfaceUnit)。EU不與外部總線相連，它負(fù)2.28088內(nèi)部結(jié)總線接口單元BIU負(fù)責(zé)與器接口，8086/8088與器之間的信息傳送都由BIU字節(jié)的指令隊(duì)列、地址加法器和總線控制邏輯。在EU執(zhí)行指令的過程中，BIU始終根據(jù)執(zhí)行一條指令的同時(shí)，BIUCPU的效率。BIU候，自動(dòng)執(zhí)行總線操作取指令；其二是當(dāng)程序發(fā)生轉(zhuǎn)移時(shí)，BIU執(zhí)行取指操作，BIU在新EU中去執(zhí)行，將隨后取來的指令重新填入指令EU2.2虛線左邊所示，EU負(fù)責(zé)執(zhí)行指令，這樣取指部分與指令執(zhí)行部16位的，它們之間進(jìn)行快速的內(nèi)部數(shù)據(jù)傳輸。EUBIU中的指令隊(duì)列寄存器中取得指令和數(shù)據(jù)，執(zhí)行指令要求的操作。ALU的主要功能是進(jìn)行算術(shù)邏輯運(yùn)算，也計(jì)算器操作數(shù)的偏移地址。當(dāng)指令要求執(zhí)行器或I/O設(shè)備的數(shù)據(jù)8086/8088微處理器中設(shè)置一些寄存器，這些寄存器可用來暫存參加運(yùn)算的操作數(shù)1416位寄存器，按功能可分為：通用寄存器(8個(gè))、段寄存器(4個(gè))、控制寄存器(2個(gè))三大類。數(shù)據(jù)寄存器AX、BX、CX、存器，但又可將高、低8位分別作為兩個(gè)獨(dú)立的8位寄存器使用。它們的高8位記作AH、BH、CH、DH，低8位記作AL、BL、CL、DL，這給編程帶來了很大的方便。DXI/OI/O端口地址，在做雙地址指針寄存器SP、SP為堆棧指針寄存器，BP稱為基址指針寄存器。作為一種通用寄存器，它們可以存變址寄存器SI、段寄存器CS、SS、DS、CS稱為代碼段寄存器，SS稱為堆棧段寄存器，DS稱為數(shù)據(jù)段寄存器，ES稱為附加數(shù)據(jù)段寄存器。段寄存器用于存放地址值(16位無符號(hào)數(shù))。控制寄存器IP、IP稱為指令指針寄存器，用于存放偏移地址。CPU從代碼段中偏移地址為IP的內(nèi)存1字節(jié)后，IP1，指向指令代碼的下一個(gè)字節(jié)。用戶程序不能直接IP。2.38086/8088CPU的標(biāo)志EU執(zhí)行算術(shù)和邏輯運(yùn)算以后的結(jié)果特征，這些標(biāo)志常作為條件轉(zhuǎn)移類指令的測試條件，控制程序的運(yùn)行方向。這6個(gè)狀態(tài)標(biāo)志位分別是：法)或借位(減法)；CF=0，則無進(jìn)位或借位產(chǎn)生。CF標(biāo)志主要用于加、減運(yùn)算，移位和循環(huán)指令也能把器或寄存器中的最(左移)或最低位(右移)移入CF位中。PF(ParityFlag)PF=1l；PF=0，則表示結(jié)果中有奇數(shù)個(gè)1。PF標(biāo)志用于檢查在數(shù)據(jù)傳送過程中，是否有錯(cuò)誤發(fā)生。位或借位；AF=0，則無進(jìn)位或借位。AF標(biāo)志主要用于實(shí)現(xiàn)BCD碼算術(shù)運(yùn)算結(jié)果的ZF(ZeroFlag)零標(biāo)志：當(dāng)ZF=1，表示運(yùn)算結(jié)果為零；ZF=0SF(SignFlag)符號(hào)標(biāo)志：當(dāng)SF=1，表示運(yùn)算結(jié)果為負(fù)數(shù)，即最為1；SF=0，則表示結(jié)果為正數(shù)，即最為0。OF(OverflowFlag)OF=1，表示帶符號(hào)數(shù)在進(jìn)行算術(shù)運(yùn)算時(shí)產(chǎn)生了算序清除?？刂茦?biāo)志共有3位，分別是：TF(TrapFlag)陷阱標(biāo)志：TF標(biāo)志是為了調(diào)試程序方便而設(shè)置的。若TF=1，則8086個(gè)中斷服務(wù)程序；當(dāng)TF=0時(shí)，8086CPU正常執(zhí)行程序。IF(InterruptEnableFlag)中斷允許標(biāo)志：它是控制可中斷的標(biāo)志。若IF=1，表示允許CPU接受外部從INTR引腳上發(fā)來的可中斷請求信號(hào)；若IF=0，則CPUDF(DirectionFlag)方向標(biāo)志：DFDF=1于1)或復(fù)位(等于0)；對(duì)于控制標(biāo)志，事先用指令設(shè)置，在程序執(zhí)行時(shí)，檢測這些標(biāo)志，用以 器組織及其尋 1組，稱為1字節(jié)(Byte)。在器中是以字節(jié)為單位進(jìn)行信息的。為了正確地存放或信息，給每一個(gè)字節(jié)單元1個(gè)編號(hào)，稱為器的地址。地址從0開始編號(hào)，每移動(dòng)1字節(jié)，其值順序加8086/808820根地址線，直接可尋址的地址220＝1MB1MB的內(nèi)存單元按照00000H～FFFFFH進(jìn)行編址。1個(gè)單元中的信息稱為該單元的內(nèi)容。例如，地址為001A0H的單元的內(nèi)容為5AH，表示為(001A0H)＝5AH。 個(gè)字節(jié)用一個(gè)唯一的地址碼進(jìn)行表示。存放的信息以字節(jié)為單位，在器中按順序排列存放；若存放的數(shù)據(jù)為一個(gè)字，則將該字的低字節(jié)(8位數(shù)據(jù))在8086CPU器中，如果一個(gè)字是從偶地址開始存放，稱為規(guī)則字或?qū)?zhǔn)字。如8086CPU器的1MB的空間被分成兩個(gè)512KB的體，分別叫庫和低位庫。低位庫固定與8086CPU的低位字節(jié)數(shù)據(jù)線D7～D0相連，稱為低字節(jié)體，該體中的每個(gè)地址均為偶地址。庫與8086CPU的字節(jié)數(shù)據(jù)線D15～D8相連，稱為高字節(jié)體，該體中的每個(gè)地址均為奇地址。兩個(gè)體之間采用字節(jié)交叉編址方式，如圖2.4所示。分當(dāng)前哪一個(gè)體。當(dāng)A0＝0，表示偶地址體；當(dāng)A0＝1，表示奇地址存圖2.48086/8088器的分體結(jié) BHE和A0的代碼組合對(duì)應(yīng)的存取操00011011當(dāng)在偶數(shù)地址中存取一個(gè)數(shù)據(jù)字節(jié)時(shí)，CPUD7～D0存取數(shù)據(jù)。能從庫中讀出數(shù)據(jù)。相反，當(dāng)在奇數(shù)地址中存取一個(gè)字節(jié)數(shù)據(jù)時(shí)，應(yīng)經(jīng)數(shù)據(jù)線的高8位(D15～D8)傳送。此時(shí)，指令應(yīng)是從地址(奇數(shù)地址)尋址，BHE信號(hào)為低電平有效狀態(tài)，故庫能被選中，即能對(duì)庫中的單元進(jìn)行存取操作。由于是地址A19～Al是同時(shí)連接在兩個(gè)庫上的，只要BHEA0信號(hào)同時(shí)有效，就可以一次實(shí)現(xiàn)在兩個(gè)庫中對(duì)一個(gè)字(高低兩字節(jié))完成存取操作。對(duì)字的存取操作所需的BHEA0信號(hào)是由字操作指令給出的。對(duì)非規(guī)則字的存取操作就需要兩個(gè)總線周期才能完成：在第一個(gè)總線周期中，CPU是在中存取據(jù)(位字)時(shí)A0＝1，HE＝0加1，使A0＝0，選中低位庫；在第二個(gè)總線周期中，是在低位庫中存取數(shù)據(jù)(字節(jié))，此A0＝0，HE＝1。 8086/8088系統(tǒng)中，直接可尋址的器空間達(dá)到1MB，要對(duì)整個(gè)器空間尋址，采用了器地址分段的辦法。器空間中浮動(dòng)，各個(gè)邏輯段之間可以緊密相連，也可以相互。對(duì)于任何一個(gè)物理地址來說，可以唯一地被包含在一個(gè)邏輯段中，也可以被包含在多個(gè)相互的邏輯段中，只要能得到它所在段的首地址和段內(nèi)的相對(duì)地址，就可對(duì)它進(jìn)行。在8086/8088空間中，從0地址開始，把每16個(gè)連續(xù)字節(jié)的空間稱為小節(jié)。為了簡化操作，邏輯單元都有一個(gè)唯一的20位地址，稱此地址為該單元的物理地址。CPU器時(shí)，必須先確定所要的單元的物理地址，才能取得該單元的內(nèi)容。20位的物理40，于是在保留段地址時(shí)，可只取段地址的計(jì)算方法(如圖2.5所示)是：2.5物理地址的形CSDSSSES。在實(shí)際使用中，常用“段8086/8088I/O地址空8086I/OI/O對(duì)象，每I/O接口都有一個(gè)或幾個(gè)端口地址。在微機(jī)系統(tǒng)中，給每個(gè)端口分配一個(gè)地址，稱為端口地址。一個(gè)端口通常為I/O接口電路內(nèi)部的一個(gè)寄存器或一組寄存器。8086CPU利用地址總線的低16位作為對(duì)8位I/O端口的尋址線，8086系統(tǒng)的8位I/O端口最多有65536(64KB)8168I/O88I/O設(shè)備接在地8位(AD7～AD0)I/O設(shè)備所包括的所有端口地址都將是偶數(shù)地址(即口地址都是奇數(shù)地址(即A0＝1)。如果某種特殊I/O設(shè)備既可使用偶地址又可使用奇地址，那么A0就不能作為這個(gè)I/O設(shè)備內(nèi)部端口的地址選擇線使用。此時(shí)A0和BHE這兩個(gè)信號(hào)必須結(jié)合起來作為I/O設(shè)備選擇線，用以防止對(duì)I/O設(shè)備的錯(cuò)誤操作。高檔微處開始的標(biāo)志。4年后，In公司又推出了新一代32位微處理器80486，之后推出了Pentium1982年，InX8616位微處理器。CPU內(nèi)部1624224字節(jié)(16MB)內(nèi)存。80286CPU片內(nèi)具有器管理和保護(hù)機(jī)構(gòu)，它有實(shí)地址和受保護(hù)的虛地址兩種工作方式，分別稱為實(shí)模式與保護(hù)模式。80286在以下四個(gè)方面比8086有顯著的改進(jìn)：支持更大的內(nèi)存。達(dá)到了當(dāng)時(shí)前所未有的16MB模擬內(nèi)存空間。處理器可以使用外設(shè)備模擬大量的空間，多達(dá)1GB的虛8MHz，后期的80286版本達(dá)到了20MHz，性能上有了重大的進(jìn)步。80286將8086中的總線接口單元BIU分成地址單元AU(AddressUnit)、指令單元IU(InstructionUnitBU(BusUnit)EU4個(gè)單CPU的處理速度。MSW(MachineStatusWord)寄存器，標(biāo)志寄存器新增加了兩個(gè)標(biāo)志位，即I/O標(biāo)志IOPL(位12、13)和嵌套任務(wù)標(biāo)志NT(位14)，其他9位標(biāo)志的定義與位置均與8086相同。MSW是個(gè)16位寄存器，只定義了它的低4位，最低位是保護(hù)允許(PE)位，當(dāng)PE＝0時(shí)，CPU處在實(shí)地址方式；當(dāng)PE＝1時(shí)，CPU處在虛地址保護(hù)方式。在CPU復(fù)位時(shí)，MSWFFF0H，CPU3位，起控制協(xié)處理器接口的作用，分別定義為監(jiān)督協(xié)處理器MP、協(xié)處理器模擬EM、任務(wù)轉(zhuǎn)換TS。80286有實(shí)地址和受保護(hù)的虛地址兩種工作方式。在實(shí)地址方式中，8028680868086一樣。在保護(hù)模式下，80286具有多用戶和多任務(wù)的處理能力，其實(shí)80386In32位微處理器。80386CPUIPU(InstructionPrefetchUnit)EUSU(SegmentUnit)和頁管理單元PU(PagingUnit6個(gè)能并行操作的功能部件組成。CPU80286CPU基本相同，主要的區(qū)別是段管理單元SU和頁管理單元PU，段管理單元用來將邏輯地址變換成線性地址，頁管理單元用來將線性地址轉(zhuǎn)換成物理地址。6個(gè)部件按流水線結(jié)構(gòu)設(shè)計(jì)，指令的預(yù)取、譯803868類寄存器：控制寄存器、系統(tǒng)地址寄存器、調(diào)試寄存器和測試寄存器主如圖2.6所示。BX、CX、DX、SP、BP、SI、DIAX、BX、CXDX88位又可以分別8位的寄存器單獨(dú)使用，其命名仍為AH、AL、BH、BL、CH、CL、DHDL。2.680386的部分寄存8038632位指令EIP80286IP的擴(kuò)展，標(biāo)志寄存器EFLAGS32位的寄存器80286FLAGS的擴(kuò)展，它們的1680286IPFLAGS，并可志的VM和恢復(fù)標(biāo)志RF。CSSS80286DS、ES、FSGS都可以用來表示數(shù)據(jù)段。803864個(gè)系統(tǒng)地址寄存器，它們是全局描述符表寄存器GDTR(GlobalDescriptorLDTR(LocalDescriptorTableRegister)TR(TaskRegister)。它們主要用來在保護(hù)模式下，管理用于生成線性地址和物理地址的4個(gè)系統(tǒng)管理描述符表。803864CR3～CR0，CR1為備用。CR3～CR0用于保存全局性的機(jī)80486In198932位微處理器，8048680486內(nèi)部由總線接口單元BIU、指令譯碼單元IDU、指令預(yù)取單元、執(zhí)行單元EU、段成，比80386新增加了相當(dāng)于80387功能的FPU和Cache兩個(gè)單元。為了進(jìn)一步提高微處理器性能，80486CPU進(jìn)行了以下主要的改進(jìn)：在以前的處理器中，浮點(diǎn)運(yùn)算部件一直作為一個(gè)單獨(dú)的數(shù)學(xué)協(xié)處理器配合微處理器進(jìn)行浮點(diǎn)數(shù)值計(jì)算，如、和80387。這些協(xié)處理器分別與、和80386密切配合，可以使數(shù)值運(yùn)算，特別是浮點(diǎn)運(yùn)算的速度顯著提高。而80486首次將浮點(diǎn)FPU83873～5倍。80486CPU8KBCache。將內(nèi)存中經(jīng)常被CPU使用到的那部分內(nèi)容到Cache中，并不斷地更新，使得Cache中總是保存著最近經(jīng)常被CPU使用的一部分內(nèi)容，而不必總是去低速的器。存(L2Cache)和多處理器系統(tǒng)。80486相當(dāng)于以80386的CPU為，內(nèi)含F(xiàn)PU和Cache的微處理器，再加上80486RISC(ReducedInstructionSetComputer，精簡指令集計(jì)算機(jī))技術(shù)、時(shí)鐘倍頻技術(shù)和新的內(nèi)部總線結(jié)構(gòu)，所以80486的綜合性能指標(biāo)有了極大的提高。Pentium是In 80386/80486微處理器的下一代產(chǎn)品它的性能比In 高，但它仍與In 8086/8088、80286、80386和80486等CPU完全兼容。Pentium與 486相比有以下重大改進(jìn)(1)量體系結(jié)構(gòu)增加一個(gè)8KB片內(nèi)速緩沖器增加了測試掛鉤(邊界掃描、探針方式)PentiumIn80486CPU1倍，浮點(diǎn)運(yùn)算性能5倍。Pentium的初始目標(biāo)頻率66MHz。它的兩條流水線和浮點(diǎn)部件能夠獨(dú)立In80486ADD、MULLOAD運(yùn)算速度可提高5倍以上。Pentium處理器內(nèi)部結(jié)構(gòu)如圖2.7所示。2.7Pentium處理器內(nèi)部結(jié)構(gòu)Pentium內(nèi)裝有三種指令處理部件和16KB～24KB的速緩存。這些指令處理部件是兩個(gè)RISC(精簡指令系統(tǒng))型整數(shù)運(yùn)算單元、80386兼容單元和浮點(diǎn)運(yùn)算單元。RISC型整數(shù)運(yùn)算單元采用量技術(shù)實(shí)現(xiàn)，Pentium內(nèi)設(shè)兩條指令流水線U和V，一個(gè)時(shí)鐘周期能并行執(zhí)行兩條整數(shù)指令。U流水線和V流水線都是五級(jí)流水線：Decode2，執(zhí)行和寫回結(jié)果。事實(shí)上，有時(shí)并不U流水線和V流水線是不等同、并且不能交換的。U流水線能執(zhí)行整數(shù)型和浮點(diǎn)型指令。如果兩條浮點(diǎn)指令中有一條為FXCH，那么在一個(gè)時(shí)鐘內(nèi)可執(zhí)行兩條浮點(diǎn)指令。U和V流水線都有其自己的生成邏輯、算術(shù)邏輯部件和數(shù)據(jù)速緩存接口。PentiumFPU內(nèi)置加法器、乘法器和除法器三種運(yùn)算單元。采用超級(jí)流水線技術(shù)實(shí)FPU，使Pentium改善了浮點(diǎn)處理能力，并且還與80486FPU兼容。PentiumFPU8級(jí)流水線，15U流水線共享。當(dāng)執(zhí)行浮點(diǎn)運(yùn)算指令時(shí)，U4ALUFPU。FPU使用快速算法，依靠先進(jìn)的流水線結(jié)構(gòu)和優(yōu)化編譯器，Pentium的浮點(diǎn)處理能力能提高4倍～10倍。80386兼容單元采用微代碼處理指令，負(fù)責(zé)處理不能用一個(gè)時(shí)鐘完成執(zhí)行的指令，以Pentium上有兩個(gè)獨(dú)立的數(shù)據(jù)和指令速緩存，容量均擴(kuò)充8KB～12KB，是80486的2倍，并在80486CPU速緩存結(jié)構(gòu)的基礎(chǔ)上增加了一些功能，以滿足其性能指標(biāo)的要求。Cache單元為處理器提供快速指令和數(shù)據(jù)刷新途徑，這兩個(gè)速緩存可以同時(shí)被，不必花費(fèi)很長時(shí)間。指令Cache可以提供多達(dá)32B的原始操作碼，數(shù)據(jù)并且都有自己的轉(zhuǎn)換后援緩沖器(TLB)，將線性地址轉(zhuǎn)換成所用的物理地址。Pentium中分Cache256位數(shù)據(jù)寬度的二路組相聯(lián)設(shè)計(jì)，它的指令Cache、轉(zhuǎn)換目標(biāo)緩沖器(BPU)和預(yù)取緩沖器(PU)負(fù)責(zé)將原始指令送入Pentium的執(zhí)TLB將線性地址轉(zhuǎn)換成指令Cache所用的物理地址。指令譯將預(yù)取的指令譯碼成由于Pentium采用量技術(shù)，因而需要提高指令和數(shù)據(jù)的供給能力，外部數(shù)據(jù)總線采用RISC那樣64位，地址總線也擴(kuò)充32位。目4GB的物理地址已不能滿足要求，為了高速處理轉(zhuǎn)移，Pentium片上內(nèi)置256個(gè)條目的轉(zhuǎn)移目標(biāo)緩存。Pentium為支持Cache的一致性提供了結(jié)構(gòu)。數(shù)據(jù)Cache遵循MESI(M-修改，E-互的規(guī)則集。數(shù)據(jù)速緩存中的每一行都根據(jù)Pentium產(chǎn)生的動(dòng)作及其他總線主控產(chǎn)生的周期，I/O和特定周期不通過數(shù)據(jù)速緩存。Pentium含有幾個(gè)指令預(yù)取緩沖器，它一條執(zhí)行指令的結(jié)尾之后，最多可預(yù)取此外，Pentium有可能對(duì)當(dāng)前指令段結(jié)尾之外的地址推測地運(yùn)行指令預(yù)取周期。盡管面，由于Pentium從不對(duì)不可的頁面運(yùn)行指令預(yù)取周期，所以分頁機(jī)制可防止對(duì)不虛擬8086方式擴(kuò)充部分的虛擬中斷。標(biāo)志位、、、、和22是In公司332222222210000000109876108653210000000000VV00012.8PentiumEFLAGS寄存當(dāng)用SAHF或PUSHF時(shí)或在中斷處理期間，則在第1位1，第3、5、15、31和22位0。EFLAGS增加了一個(gè)附加位ID，以允許軟件測試CPUID指令是否存在VIF8086方式擴(kuò)充(CR4，VME1)或允許保護(hù)方式虛擬中斷(CR4,VME1)時(shí)，虛擬中斷標(biāo)志是所用中斷標(biāo)志的虛擬映像。當(dāng)虛擬8086方式擴(kuò)充(CR4，VME0)和保護(hù)方式虛擬中斷(CR4，PVI0)時(shí)，該位被強(qiáng)制為0。時(shí)，虛擬中斷掛起標(biāo)志指示虛擬中斷是否掛起。當(dāng)虛擬8086方式擴(kuò)充(CR4，VME0)和保護(hù)方式虛擬中斷(CR4，PVI0)時(shí)，該位被強(qiáng)制為0。RF：恢復(fù)AC：當(dāng)CPU在級(jí)3上操作時(shí)，AC標(biāo)志與CR0中的AM位聯(lián)用，以允許檢測和產(chǎn)生對(duì)準(zhǔn)檢查異常。當(dāng)CPU不在級(jí)3上時(shí)，雖然AC標(biāo)志可能被置位，但絕不產(chǎn)生對(duì)準(zhǔn)檢查異常。在實(shí)方式時(shí)，不會(huì)產(chǎn)生對(duì)準(zhǔn)檢查異常，而且EFLAGS中AC位的內(nèi)容不可預(yù)測。復(fù)位后EFLAGS的內(nèi)容為H。Pentium定義了一個(gè)新的控制寄存器(CR4)，它包含一些允許對(duì)In486結(jié)構(gòu)作某些擴(kuò)332222222221000000001098761098754321