電子行業(yè)Chiplet：提質(zhì)增效助力國產(chǎn)半導體彎道超車

目

錄

一、為何需要Chiplet？

二、產(chǎn)業(yè)應用：海內(nèi)外巨頭躬身入局三、受益鏈條：封測、材料等多環(huán)節(jié)受益21.1Chiplet定義與優(yōu)勢Chiplet定義：將單顆SoC“化整為零”為多顆小芯片（Chip），將多顆Chips進行封裝的技術(shù)?？煞譃椋?）MCM：Multi-Chip

Module，多芯片組件。MCM將多顆裸芯片連接于同一塊基板（陶瓷、硅、金屬基板），并封裝到同一外殼。往下可細分為金字塔堆疊MCM和TSV（硅通孔）堆疊MCM。2）InFO：Integrated

Fan-Out，集成扇出封裝。InFO指集成多顆進行扇出型封裝，所謂扇出（

Fan-Out

），指Die表面的觸點擴展到Die的覆蓋面積之外，增加了凸點布臵的靈活性并增多了引腳數(shù)量。InFO與MCM的區(qū)別在于InFO強調(diào)扇出封裝。3）2.5D

CoWoS：Chip

onWafer

onSubstrate，即從上往下為小芯片-interposer（轉(zhuǎn)接板，硅wafer或其他材料）-IC載板。其與InFO區(qū)別在于，2.5D

CoWoS多了一層interposer，InFO通常無interposer。需注意，以上三種封裝并無嚴格界限，其區(qū)別在于每一種形式側(cè)重的封裝要素不同。來源：半導體在線公眾號，中泰證券研究所來源：臺積電官網(wǎng)，中泰證券研究所圖表：兩種MCM封裝 圖表：一種典型的InFO封裝 圖表：CoWoS封裝3來源：臺積電官網(wǎng)，中泰證券研究所1.1Chiplet定義與優(yōu)勢Chiplet優(yōu)勢：性能提升：3D

堆疊。通過堆疊，可以實現(xiàn)單位面積上晶體管數(shù)量增加，從而提高算力。存儲限制：類似“外掛”，提升存儲容量；異構(gòu)互聯(lián)：芯片復雜度、集成度可以進一步提升。傳統(tǒng)形式下單顆芯片面積很難超過800平方毫米。研發(fā)周期：Chiplet可以使得核心芯片（chip）共用，縮短設計周期；成本優(yōu)化：不同功能芯片實現(xiàn)成本最優(yōu)制程匹配。圖表：Chiplet優(yōu)勢來源：奇異摩爾公眾號，中泰證券研究所41.2國產(chǎn)化意義：助力彎道超車來源：唯芯派公眾號，中泰證券研究所美國制裁中國14nm以下先進制程。2020年，美國將中芯國際列入“實體清單”，限制中芯國際14nm及以下制程的擴產(chǎn)。在此背景下，國產(chǎn)14nm制程產(chǎn)能處于存量、無法擴張的狀態(tài)。在此背景下，Chiplet國產(chǎn)化意義：1）Chiplet可提升國產(chǎn)14nm良率、規(guī)避美國限制。Chiplet通過“化整為零”縮小單顆die面積——die面積越小，單片晶圓上的缺陷數(shù)量不變的情況下，壞點落在單顆die上對整片晶圓面積的影響比重，在減少，即良率越來越高。國產(chǎn)廠商采用Chiplet，在國產(chǎn)14nm產(chǎn)能為存量的局面下，提升了實際的芯片產(chǎn)出——部分規(guī)避了美國的限制。2）Chiplet增加了晶圓供給來源，進一步規(guī)避美國限制。原先，單顆SoC使用的是統(tǒng)一的、與CPU制程一致的先進制程；Chiplet則對核心CPU

chip采用先進制程，其他如I/O芯片、存儲芯片，用更成熟的制程。就國產(chǎn)而言，Chiplet減少了14nm寶貴晶圓的用量，部分地用28甚至45nm制程制作非核心的芯片，增加了晶圓供給來源。來源：AMD官網(wǎng)，中泰證券研究所5圖表：Chiplet提升良率的原理 圖表：Chiplet集成多種制程的小芯片（芯片面積為2X時） （芯片面積為1X時）1.2國產(chǎn)化意義：助力彎道超車6圖表：先進制程晶體管密度一覽（單位：百萬個/mm2）來源：Wikichip，*為邏輯密度，中泰證券研究所3）Chiplet可提升芯片性能，突破美國先進制程的封鎖。通常意義上，單位面積晶體管數(shù)量越多，芯片性能越強。據(jù)Wikichip，臺積電14nm每mm2晶體管數(shù)量在28.88百萬個，10、7nm晶體管數(shù)量分別達到52.51、91.20百萬個，分別是14nm數(shù)量的1.8、3.2倍。Chiplet通過將兩顆14nm芯片堆疊，實現(xiàn)單位面積晶體管數(shù)量翻倍。按臺積電規(guī)格簡單測算，兩顆14nm堆疊后的晶體管數(shù)量達到57.76百萬個，接近10nm的數(shù)量水平——故從性能上大體接近10nm芯片性能。對于中國而言，兩顆14nm芯片堆疊，可以向下突破美國14nm制程的封鎖，實現(xiàn)接近10nm工藝的性能。AnandTechIBM臺積電英特爾三星22納米16.5016納米/14納米28.8844.6733.3210納米52.51100.7651.827納米91.20237.18*95.085納米171.303納米292.21*2納米333.33圖表：當前主要AI運算芯片7年份廠商芯片制程Chiplet相關(guān)技術(shù)2017英偉達Tesla

V10012nmSoC2020英偉達A1007nmSoC2020英特爾Habana

Gaudi16nmSoC2020AMDInstinct

MI1007nmSoC2022英特爾Habana

Gaudi27nmSoC2022英偉達H1004nmGPU與HBM3的封裝采用Chiplet2023 AMD Instinct

MI300 5nm用Chiplet連接CPU

和GPU 來源：各家官網(wǎng)，中泰證券研究所當前AI芯片呈現(xiàn)幾大趨勢：制程越來越先進。從2017年英偉達發(fā)布Tesla

V100

AI芯片的12nm制程開始，業(yè)界一直在推進先進制程在AI芯片上的應用。英偉達、英特爾、AMD一路將AI芯片制程從16nm推進至4/5nm。Chiplet封裝初露頭角。2022年英偉達發(fā)布H100

AI芯片，其芯片主體為單芯片架構(gòu)，但其GPU與HBM3存儲芯片的連接，采用Chiplet封裝。在此之前，英偉達憑借NVlink-C2C實現(xiàn)內(nèi)部芯片之間的高速連接，且Nvlink芯片的連接標準可與Chiplet業(yè)界的統(tǒng)一標準Ucle共通。而AMD2023年發(fā)布的Instinct

MI300是業(yè)界首次在AI芯片上采用更底層的Chiplet架構(gòu)，實現(xiàn)CPU和GPU之間的連接。3）2020年以來頭部廠商加速布局。AI芯片先行者是英偉達，其在2017年即發(fā)布Tesla

V100芯片，此后2020以來英特爾、AMD紛紛跟進發(fā)布AI芯片，并在2022、2023年接連發(fā)布新款AI芯片，發(fā)布節(jié)奏明顯加快。1.3創(chuàng)新意義：AI芯片提質(zhì)增效8來源：《Chiplet

Actuary:

A

Quantitative

Cost

Model

and

Multi-Chiplet

Architecture

Exploration》

，中泰證券研究所據(jù)相關(guān)論文，芯片成本變化有以下規(guī)律：封裝形式越復雜，封裝成本、封裝缺陷成本占芯片成本比重越大：具體來說，SoC＜MCM＜InFO小于2.5D。芯片面積越大，芯片缺陷成本、封裝缺陷成本占比越大；制程越先進，芯片缺陷成本占比越高，而Chiplet封裝能有效降低芯片缺陷率，最終達到總成本低于SoC成本的效果。圖表：不同制程/芯片面積下SoC（單芯片）與Chiplet（MCM/InFO/2.5D）封裝之間的成本比較1.3創(chuàng)新意義：AI芯片提質(zhì)增效9來源：《Chiplet

Actuary:

A

Quantitative

Cost

Modeland

Multi-Chiplet

Architecture

Exploration》

，中泰證券研究所制程/面積 2顆Chips 3顆Chips 5顆Chips14nm7nm5nm面積＜700mm2，單芯片SoC成本最低；面積≥700mm2，MCM＜SoC＜InFO/2.5D小于400mm2，單芯片SoC成本最低；400-700mm2，MCM＜SoC＜InFO/2.5D；≥800mm2，MCM＜InFO＜SoC＜2.5D小于300mm2，單芯片SoC成本最低；300-400mm2，MCM＜SoC＜InFO/2.5D；500mm2-600mm2，MCM＜InFO＜SoC＜2.5D；≥700mm2，MCM＜InFO＜2.5D＜SoC面積＜600mm2，單芯片SoC成本最低；面積≥600mm2，MCM＜SoC＜InFO/2.5D小于400mm2，單芯片SoC成本最低；400-500mm2，MCM＜SoC＜InFO/2.5D；≥600mm2，MCM＜InFO＜SoC＜2.5D100mm2，單芯片SoC成本最低；200-300mm2，MCM＜SoC＜InFO/2.5D；400mm2-500mm2，MCM＜InFO＜SoC＜2.5D；≥600mm2，MCM＜InFO＜2.5D＜SoC面積＜500mm2，單芯片SoC成本最低；面積≥500mm2，MCM＜SoC＜InFO/2.5D小于300mm2，單芯片SoC成本最低；300-500mm2，MCM＜SoC＜InFO/2.5D；≥600mm2，MCM＜InFO＜SoC＜2.5D100mm2，單芯片SoC成本最低；200-300mm2，MCM＜SoC＜InFO/2.5D；400mm2-500mm2，MCM＜InFO＜SoC＜2.5D；≥600mm2，MCM＜InFO＜2.5D＜SoC制程越先進、芯片組面積越大、小芯片（Chips）數(shù)量越多，Chiplet封裝較SoC單芯片封裝，成本上越有優(yōu)勢：據(jù)論文《Chiplet

Actuary:

AQuantitative

Cost

ModelandMulti-ChipletArchitectureExploration

》，14nm制程下，當芯片面積超過700mm2時，Chiplet封裝中的MCM成本開始較SoC低，當面積達900mm2時，MCM較SoC成本低近10%（2顆chips）、或低20%（3顆chips）、或低25%（5顆chips）；7nm制程下，芯片面積超過400mm2時，MCM成本開始低于SoC，面積超過600mm2時，InFO成本開始低于SoC，當面積達900mm2時，5顆chips情況下，MCM較SoC成本低40%、InFO較SoC成本低20%；5nm制程下，芯片面積超過300mm2時，MCM成本開始低于SoC，成本超過500mm2時，InFO成本開始低于SoC，當面積達900mm2時，5顆chips情況下，MCM較SoC成本低50%、InFO較SoC成本低40%、2.5D較SoC成本低28%。鑒于當前AI芯片朝高算力、高集成方向演進，制程越來越先進，Chiplet在更先進制程、更復雜集成中降本優(yōu)勢愈發(fā)明顯，未來有望在AI芯片封裝中加速滲透。圖表：不同制程/面積下SoC與Chiplet封裝之間的成本平衡點1.3創(chuàng)新意義：AI芯片提質(zhì)增效目

錄10

一、為何需要Chiplet？

二、產(chǎn)業(yè)應用：海內(nèi)外巨頭躬身入局三、受益鏈條：封測、材料等多環(huán)節(jié)受益2.1AMD：Chiplet先行者2019年AMD在ZEN2架構(gòu)上首次引入Chiplet，帶來兩大優(yōu)勢：降本。

ZEN2架構(gòu)的精髓在于，將原先在每顆CPU里的I/O芯片獨立出來，并集中成一顆I/O芯片，然后通過Chiplet實現(xiàn)CPU連接I/O。其中CPU采用臺積電7nm工藝，I/O芯片采用臺積電14nm（針對EPYC）或GlobalFoundries的12nm工藝（針對消費類CPU）。相比于原先ZEN架構(gòu)采用同一制程，ZEN2架構(gòu)不同芯片采用最具性價比制程，可有效改善成本。此外，單顆核心復合體（CCX）面積大幅縮?。ㄉ倭薎/O面積，以EPYC處理器為例，從60縮小至31.3mm2），良率提升，進一步改善成本。降低延遲。

ZEN2架構(gòu)中L3緩存從8MB提升至16MB，這一方面依賴于制程升級，一方面依賴于Chiplet減少了I/O面積，使得芯片有更多的空間承載更大面積的緩存芯片。緩存越大，芯片延遲越低。圖表：Zen與ZEN2架構(gòu)關(guān)鍵區(qū)別在于I/O獨立拆出來源：AMD官網(wǎng)，中泰證券研究所CCX=CPU+I/O+L3，面積60mm2Chiplets=CPU+L3，面積31.3mm2112022-23年，AMD在其游戲GPU和AI芯片中引入Chiplet：1）

2022年AMD發(fā)布游戲GPU

-RX

7900系列顯卡。通過Chiplet，AMD

RX

7900系列背后的RDNA3架構(gòu)實現(xiàn)一個“GCD”小核心和多個“MCD”小核心的連接，降低不需要高頻運算的組件的制程，從而降低成本。2）2023年AMD發(fā)布其目前最強AI芯片-Instinct

MI300。MI300是業(yè)界首款在數(shù)據(jù)中心芯片中將CPU和GPU進行集成封裝的芯片。其通過3D堆疊，將9個5nm

Chiplets堆疊4個6nm

Chiplets，HBM3內(nèi)存環(huán)繞兩側(cè)。MI300背后是AMD針對數(shù)據(jù)中心圖形的CDNA

3架構(gòu)。

MI300的發(fā)布，意味著AMD在其3大產(chǎn)品系列（CPU、游戲GPU、數(shù)據(jù)中心GPU）和背后的3大架構(gòu)（ZEN系列和RDNA系列和CDNA系列）上，均引入了Chiplet。圖表：RDNA3架構(gòu)示意圖來源：AMD官網(wǎng)，中泰證券研究所圖表：7900

XT是900美元價位最快顯卡12圖表：MI300為9顆5nm裸片+4顆6nm裸片3D堆疊來源：AMD官網(wǎng)，中泰證券研究所來源：AMD官網(wǎng)，中泰證券研究所2.1AMD：Chiplet先行者2.2海外巨頭紛紛布局Chiplet英特爾：已發(fā)布Chiplet相關(guān)芯片。2023年1月發(fā)布首款基于Chiplet設計的第四代Intel

Xeon可擴展處理器及其Max系列，其中Max系列采用3D

Chiplet封裝，涵蓋5種以上差異化工藝節(jié)點。英偉達：超級CPU遵循UCIe規(guī)范，對Chiplet態(tài)度積極。2022年英偉達發(fā)布Grace

CPUSuperchip，通過自家NVLink-C2C技術(shù)實現(xiàn)芯片高速互連，且該芯片遵循由業(yè)界共同制定的小芯片互連規(guī)范UCIe。公司超大規(guī)模計算副總裁

Ian

Buck

表示：Chiplet和異構(gòu)計算對于應對摩爾定律放緩是必要的，公司利用其高速互連技術(shù)，幫助旗下GPU、CPU等創(chuàng)建通過Chiplet構(gòu)建的新產(chǎn)品。蘋果：M1

Ultra

采用Chiplet封裝。2022年蘋果發(fā)布M1

Ultra芯片，該芯片由兩顆M1Max芯片通過獨特的UltraFusion架構(gòu)橋接而成。而據(jù)臺積電而證實，

M1

Ultra采用的是Chiplet里的InFO-LI（Integrated

FanOut-LocalInterconnection）封裝，其好處在于可以降低成本。圖表：蘋果M1

Ultra

Chiplet示意圖來源：天極網(wǎng)，中泰證券研究所圖表：蘋果M1

Ultra

采用InFO_LI封裝來源：臺積電官網(wǎng)，中泰證券研究所132.3國產(chǎn)廠商的Chiplet布局國產(chǎn)頭部廠商已紛紛布局Chiplet：寒武紀：2021年發(fā)布第三代云端AI芯片思元370，是其首款基于Chiplet技術(shù)的AI芯片；芯原股份：業(yè)內(nèi)首批推出商用Chiplet的公司，2022年推出基于Chiplet架構(gòu)所設計的高端應用處理器平臺；芯動科技：2022年推出首款高性能服務器級顯卡GPU“風華

1號”，使用InnolinkChiplet技術(shù)；龍芯：2022年完成32核心3D5000處理器驗證，該芯片針對服務器市場，透過小芯片技術(shù)（Chiplet）將2顆3C5000封裝為一體；海光信息：2022年表示chiplet是未來重要的技術(shù)方向之一；北極雄芯：2023年發(fā)布首款基于

Chiplet架構(gòu)的“啟明930”芯片，基于全國產(chǎn)基板材料以及

2.5D封裝，可用于

AI、工業(yè)智能等不同場景。14目

錄

一、為何需要Chiplet？

二、產(chǎn)業(yè)應用：海內(nèi)外巨頭躬身入局15三、受益鏈條：封測、材料等多環(huán)節(jié)受益3.1空間：500億美金大市場2024年全球Chiplet芯片市場空間有望達500億美金。據(jù)Gartner預測，Chiplet芯片市場在2020年空間為全球33億美金，2024年全球超500億美金，2020-24年全球市場CAGR為98%。其背后是Chiplet在MPU、DRAM/NAND、基帶芯片上加速滲透。2024年全球Chiplet封測市場空間有望達55億美金。2022年全球封測市場空間為469億美金，對應全球芯片銷售額在5735億美金，封測占芯片產(chǎn)值的比重為8%。由于Chiplet涉及的封測難度更高、相對應地在芯片產(chǎn)值中價值量占比會更高，假設2024年全球Chiplet芯片市場中，Chiplet封測成本占比為10%，則對應50億美金的市場空間。0100200300400500600202020212022E2023E2024EMPUDRAM

集成基帶/APNAND

分立AP/多媒體處理器

其他0%5%10%15%20%25%30%2020 2021 2022E 2023E 2024E16圖表：2020-24年全球各類Chiplet空間（億美元） 圖表：2020-24年各類芯片Chiplet滲透率來源：Gartner，中泰證券研究所來源：Gartner，華經(jīng)產(chǎn)業(yè)研究院，IC

Insights，共研網(wǎng)，Yole，QYResearch，中泰證券研究所3.2EDA：芯片重構(gòu)帶來國產(chǎn)導入良機Chiplet帶來EDA設計的新挑戰(zhàn)：1）多顆小芯片集成，電、熱、力、機械等多種物理量下如何保證芯片設計指標和工作狀態(tài)正常；2）需要對多芯片進行整合式EDA驗證；3）設計和封裝融為一體，EDA端要對應適配；芯片重構(gòu)帶來國產(chǎn)EDA導入良機：1）建立統(tǒng)一的EDA設計工具的國產(chǎn)統(tǒng)一標準；2）不同國產(chǎn)芯片的協(xié)同整合測試；3）國產(chǎn)封測廠在PCB繞線、數(shù)字繞線、模擬繞線上可以給國產(chǎn)EDA提供經(jīng)驗；4）國產(chǎn)fab廠制定統(tǒng)一的多芯片互聯(lián)標準?！陨纤狞c，國產(chǎn)EDA廠商均有地理和自主可控方便的優(yōu)勢，也是借助Chiplet打開國產(chǎn)EDA局面的良機。圖表：國產(chǎn)EDA公司一覽來源：億渡數(shù)據(jù)，中泰證券研究所公司公司LOGO地區(qū)IPO情況股東創(chuàng)始人等技術(shù)背景華大九天北京創(chuàng)業(yè)板過會CEC、大基金劉偉平、陳麗潔等熊貓EDA概倫電子上海已上市興橙資本、英特爾潘建岳（新思系）、倪捷（Synopasys)等引領(lǐng)存儲EDA國微集團深圳港股10億深圳第一家半導體公司908/909工程劉志宏紫光核心企業(yè)國微思爾芯上?；謴蛣?chuàng)業(yè)板IPO審核國微集團黃學良（國微集團）技術(shù)轉(zhuǎn)讓廣立微杭州IPO過會中芯聚源、武岳峰國內(nèi)四大EDA領(lǐng)先的集成電路EDA軟件于晶圓級電性測試設備供應商芯愿景北京終止科創(chuàng)板改換至深交所IPO寧波梅山保稅區(qū)宜安投資、寧波梅山保稅港區(qū)豐年君和投資蔣衛(wèi)軍、張軍、丁仲等中科院背景173.3IP：Chiplet釋放芯片IP化需求Chiplet釋放芯片IP化需求：Chiplet釋放IP復用增量需求。Chiplet將大芯片“化整為零”，單顆Chip本質(zhì)上是IP硬件化，Chiplet封裝可以看作是多顆硬件化的IP的集成。后續(xù)Chiplet芯片的升級，可以選擇僅升級部分IP單元對應的Chip，部分IP保留——從而實現(xiàn)IP復用，大幅縮短產(chǎn)品上市周期。芯原股份作為國內(nèi)IP供應龍頭，有望受益于Chiplet發(fā)展。據(jù)Ipnest，芯原股份是中國大陸排名第一、全球排名第七的半導體IP供應商，擁有圖形/神經(jīng)網(wǎng)絡/視頻/數(shù)字信號/圖像/顯示六大類處理器IP核，并具備領(lǐng)先的芯片設計能力，近年來一直致力于Chiplet技術(shù)和產(chǎn)業(yè)的推進。2022年芯原推出了基于Chiplet架構(gòu)所設計的高端應用處理器平臺，該平臺12nm

SoC版本已完成流片和驗證。圖表：基于Chiplet異構(gòu)架構(gòu)處理器芯片示意圖18來源：芯原股份，中泰證券研究所3.4減?。篊hiplet新增晶圓減薄需求Chiplet興起創(chuàng)造全新的減薄機應用場景：傳統(tǒng)減薄機，用于后道封裝，主要涉及對芯片背面硅片的減薄、注塑后對塑膠表面的磨平。以Chiplet為代表的3D

IC興起后，前道環(huán)節(jié)新增對減薄拋光機的需求——因為3D

IC涉及到多顆晶圓的堆疊，為了降低堆疊后芯片組厚度，需要對晶圓進行減薄。華海清科減薄機2023年有望批量出貨。公司針對3D

IC領(lǐng)域的減薄拋光一體機已發(fā)到客戶端進行驗證，且驗證情況良好，預計該類產(chǎn)品在2023年實現(xiàn)批量出貨。除此之外公司還拓展了針對封裝領(lǐng)域的減薄機型，目前也處于驗證階段。在技術(shù)層面，公司減薄類設備可以對標國際友商的高端機型。圖表：晶圓減薄示意圖來源：鼎達信公司官網(wǎng)，中泰證券研究所1920通富微電來源：各家官網(wǎng)，互動易平臺，中泰證券研究所已為AMD大規(guī)模量產(chǎn)Chiplet產(chǎn)品長電科技在多芯片組件、集成扇出封裝、2.5D/3D等先進封裝技術(shù)方面的提前布局，可為客戶提供多樣化的Chiplet封裝解決方案1）2018年啟動研發(fā)以RDL

First為基礎(chǔ)的高密度扇出型多芯片F(xiàn)an-outFCBGA，具備大尺寸、2μm現(xiàn)款、高密度倒裝鍵合、2-3粒7nm芯片集成等特點2）2020年將扇出型封裝技術(shù)、關(guān)鍵人員、設備轉(zhuǎn)移到長電紹興分公司，后續(xù)實現(xiàn)量產(chǎn)；3）2021年突破FO-InterposerMCM的chiplet封裝技術(shù)，并進入量產(chǎn)；4）2022年突破2.5D

Si

Interposer

MEM的大尺寸FCBGA技術(shù)，并進已量產(chǎn)，有望為海外chiplet需求承接訂單華天科技晶方科技入小批量量產(chǎn)，同年加入Ucle產(chǎn)業(yè)聯(lián)盟；5）2022年對2.5D

Si

Interposer（Si-TSI-MCM）的MEOL晶圓級技術(shù)進行投資已具備chiplet封裝技術(shù)平臺，并已量產(chǎn)晶圓級TSV技術(shù)是chiplet技術(shù)重要組成部分，晶方科技在研究該技術(shù)方向已量產(chǎn)技術(shù)積累階段控股孫公司蘇州科陽主要從事TSV晶圓級封裝業(yè)務，截至22年11月未大港股份 技術(shù)積累階段

涉及Chiplet相關(guān)業(yè)務 國產(chǎn)封測龍頭，在Chiplet領(lǐng)域已實現(xiàn)技術(shù)布局：通富微電已為AMD大規(guī)模量產(chǎn)Chiplet產(chǎn)品；長電科技早在2018年即布局Chiplet相關(guān)技術(shù)，如今已實現(xiàn)量產(chǎn)，2022年公司加入Chiplet國際標準聯(lián)盟Ucle，為公司未來承接海外Chiplet奠定了資質(zhì)基礎(chǔ)；華天科技Chiplet技術(shù)已實現(xiàn)量產(chǎn)，其他中小封測廠商已有在TSV等Chiplet前期技術(shù)上的積累。圖表：國產(chǎn)封測廠商在Chiplet方面的布局公司 Chiplet技術(shù)積累 具體商業(yè)進展3.5封測：國產(chǎn)龍頭已量產(chǎn)Chiplet3.6ABF載板：Chiplet材料國產(chǎn)化空間廣來源：QYResearch

，中泰證券研究所40%35%30%25%20%15%10%5%0%706050403020100空間YoY圖表：2017-2028年全球ABF載板空間（單位：億美元） 圖表：2019-2023年全球ABF載板競爭格局24%23%22%22%20%16%5%14%6%14%7%13%9%11%11%20%20%19%19%17%11%11%12%11%11%11%15%16%16%20%7%6% 56%5%64%73%60%40%20%0%100%80%201920202021欣興（臺） 景碩（臺） 南電（臺）2022 2023EIbiden（日）Shinko（日）

AT&S（奧）

Semco（韓）

其他來源：半導體行業(yè)觀察公眾號，中泰證券研究所Chiplet高增帶動ABF載板需求提升：Chiplet芯片高算力特性，更適合于ABF載板應用。依據(jù)材料，可將IC載板分為BT載板和ABF載板。相較于BT載板，ABF材料可做線路較細、適合針腳數(shù)更多的高訊息傳輸IC，主要用于CPU、GPU、FPGA、ASIC等高算力芯片。2028年全球ABF載板市場有望達65億美元。隨著HPC發(fā)展和Chiplet滲透，ABF載板市場迎來快速增長。據(jù)QYResearch，2023年全球ABF載板市場有望達50億美元，至2028年有望增至65億美元。中國臺灣、日本企業(yè)占據(jù)全球7成份額，國產(chǎn)化空間廣闊。據(jù)半導體行業(yè)觀察，中國臺灣的欣興、景碩、南電和日本的Ibiden、Shinko共占據(jù)全球ABF載板市場近70

份額。中國大陸廠商面臨廣闊替代空間。213.6ABF載板：Chiplet