大數(shù)電46復雜邏輯門結構_第1頁
大數(shù)電46復雜邏輯門結構_第2頁
大數(shù)電46復雜邏輯門結構_第3頁
大數(shù)電46復雜邏輯門結構_第4頁
大數(shù)電46復雜邏輯門結構_第5頁
已閱讀5頁，還剩14頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1靜態(tài)CMOS邏輯電路復雜邏輯門2CMOS復雜邏輯門靜態(tài)CMOS邏輯門的構成復雜CMOS邏輯門的分析與設計異或門類NMOS邏輯電路3大扇入邏輯門的設計實現(xiàn)8個變量“與”的三種方案思考：三種方案的差別4第一種方案CL=0.01pF

CL=1pFinxYininxxYYWp=24umWn=12um5第二種方案CL=0.01pFCL=1pFinxYininxxYYWp=24umWn=12um6第三種方案CL=0.01pFCL=1pFWp=24umWn=12uminxYininxxYY7三種方案的比較

MOS管tp(負載1pF)面積方案11811.5ns27A0

方案2208.530A0

方案3307.045A0

A0是最小NMOS管的面積Wp=24umWn=12umL=3um8電路延遲時間與扇入、扇出系數(shù)的關系扇入系數(shù)：串聯(lián)NMOS一般不超過4個，PMOS不超過3個大扇入可以分成多級實現(xiàn)大扇出可以利用反相器鏈驅動（避免或非門驅動）9大扇入邏輯門的分析實現(xiàn)8個變量“與”的三種方案(1)(2)(3)小負載情況：設為NMOS柵電容C0設所有NMOS和PMOS導電因子相等，均為K10電路分析與仿真驗證CL=0.01pF小負載情況下，第二種方案優(yōu)于第三種11CMOS復雜邏輯門靜態(tài)CMOS邏輯門的構成復雜CMOS邏輯門的設計CMOS異或門類NMOS邏輯電路12異或、同或邏輯異或：

Y＝AB+ABY=AB同或：Y=AB+ABY=AB異或運算真值表同或運算真值表13異或電路的實現(xiàn)Y=AB+AB=AB+A+B邏輯圖電路圖邏輯表達式整理14用AOI門實現(xiàn)異或、同或功能異或：

Y＝AB+ABY=AB同或：Y=AB+ABY=AB15CMOS復雜邏輯門靜態(tài)CMOS邏輯門的構成復雜CMOS邏輯門的設計異或門類NMOS邏輯電路16

類NMOS電路

類NMOS電路結構類PMOS電路結構17類NMOS電路分析類NMOS屬于有比電路，為保證低電平合格,要有合適的比例因子Kr。

Kr

=KNeff/KP等效反相器方法直流特性:瞬態(tài)特性:

上升時間同CMOS反相器;在忽略負載管電流情況下,下降時間也同CMOS反相器。18

類NMOS電路優(yōu)缺點優(yōu)點：n輸入邏輯門需要（n+1）個MOS管，在實現(xiàn)復雜邏輯門時有利于減小面積。缺點：是有比電路，達不到最大邏輯擺幅，有較大的靜態(tài)功耗，由于要求Kr>1，類NMOS電路上升時間長，（對類PMOS電路下降時間長）。應用：適用于

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論