數(shù)字電子技術(shù)智慧樹知到答案章節(jié)測試2023年中國農(nóng)業(yè)大學(xué)

緒論單元測試保密性好是數(shù)字電子技術(shù)的特點

A:對

B:錯

答案:A數(shù)電的抗干擾能力弱

A:錯

B:對

答案:A第一章測試一位十六進(jìn)制數(shù)的最大數(shù)是幾？

A:15

B:2

C:9

D:7

答案:A一位二進(jìn)制有幾個數(shù)？

A:0

B:2

C:16

D:1

答案:B一位二進(jìn)制有幾個數(shù)？

A:1

B:4

C:8

D:2

答案:B8位二進(jìn)制，一共可以表示多少個數(shù)？

A:64

B:256

C:8

D:16

答案:B以下各個物理量是數(shù)字信號的是：

A:用0和1

表示的高低電平

B:電壓

C:電阻阻值

D:電流

答案:A某班共有30位同學(xué)，現(xiàn)在要給每位同學(xué)分配一組二進(jìn)制代碼。請問最少需要多少位的二進(jìn)制代碼？

A:10

B:3

C:16

D:5

答案:D學(xué)生的學(xué)號是碼制，代表不同的學(xué)生。

A:錯

B:對

答案:B余3

碼是一種BCD碼

A:對

B:錯

答案:A二進(jìn)制數(shù)運算中，補碼的作用是將減法運算變?yōu)榧臃ㄟ\算。

A:對

B:錯

答案:AASCII碼是一組7位二進(jìn)制代碼，用來表示數(shù)字、字母、各種符號和控制碼等。

A:對

B:錯

答案:A第二章測試邏輯代數(shù)中一共有多少種邏輯運算？

A:8

B:3

C:5

D:6

答案:A邏輯函數(shù)的常用表示方法有

A:邏輯電路圖

B:卡諾圖

C:真值表

D:邏輯表達(dá)式

答案:ABCD邏輯函數(shù)的最小項之和形式是什么樣的表達(dá)式？

A:與或非表達(dá)式

B:與非-與非表達(dá)式

C:與或表達(dá)式

D:

或與表達(dá)式

答案:C卡諾圖主要用于化簡多少個變量的邏輯表達(dá)式？

A:3變量或4變量

B:大于5變量

C:5變量

D:2變量

答案:A與或表達(dá)式的最簡標(biāo)準(zhǔn)是：

A:項數(shù)最少，且每項中的因字?jǐn)?shù)最少

B:項數(shù)最少

C:每項中的因字?jǐn)?shù)最少

D:邏輯運算種類最少

答案:A任何一個邏輯函數(shù)都可以化成最小項之和的形式。

A:對

B:錯

答案:A用卡諾圖化簡邏輯函數(shù)，可以一步得出最簡結(jié)果。

A:錯

B:對

答案:B化簡多輸出邏輯函數(shù)時，尋找并合理地利用共用項，有時可以得到更簡單的化簡結(jié)果。

A:對

B:錯

答案:A邏輯函數(shù)中的無關(guān)項是指：在實際中不可能出現(xiàn)的項，或者無論取0還是取1對邏輯函數(shù)值沒有影響的項。

A:錯

B:對

答案:B邏輯代數(shù)中的代入定理不會擴展基本公式和常用公式的使用范圍。

A:對

B:錯

答案:B第三章測試說明下列各種門電路中，哪些可以將輸出端并聯(lián)使用（輸入端的狀態(tài)不一定相同）

A:

TTL電路的OC門；

B:具有推拉式輸出級的TTL電路；

C:互補輸出結(jié)構(gòu)的CMOS門；

D:CMOS電路的三態(tài)輸出門；

答案:AD判斷N溝道增強型MOS管的導(dǎo)通條件是

A:VGS>-∣VGS(th)p

∣

B:VGS>VGS(th)N

C:VGS<-∣VGS(th)p

∣

D:VGS<VGS(th)N

答案:BCMOS門電路的常見類型有：

A:CMOS電路的三態(tài)輸出門

B:互補輸出結(jié)構(gòu)的CMOS門

C:CMOS傳輸門

D:CMOD電路的OD門

答案:ABCDTTL門電路的輸入端懸空時，相當(dāng)于:

A:不允許

B:0

C:1

D:不確定

答案:C和TTL電路相比，CMOS電路的最大優(yōu)點是：

A:速度快

B:可靠性高

C:抗干擾能力強

D:功耗低

答案:DTTL與非門的多余輸入端應(yīng)如何處理？

A:接電源VCC

B:接1或接0均可

C:懸空

D:接地

答案:AC在一個數(shù)字系統(tǒng)中，TTL電路和CMOS電路可以直接互相連接。

A:錯

B:對

答案:A用高電平表示邏輯1狀態(tài)、用低電平表示邏輯0狀態(tài)，稱為正邏輯。

A:對

B:錯

答案:A三態(tài)輸出門電路的三個輸出狀態(tài)分別是1、0、高阻抗。

A:錯

B:對

答案:B可以將兩個互補輸出結(jié)構(gòu)的普通CMOS門電路輸出端并聯(lián)，接成線與結(jié)構(gòu)。

A:錯

B:對

答案:A第四章測試用四選一數(shù)據(jù)選擇器，只能實現(xiàn)2變量的邏輯函數(shù)。

A:對

B:錯

答案:B二進(jìn)制譯碼器輸出的特點是，有一個輸出與其他輸出不一樣

A:對

B:錯

答案:A用八選一數(shù)據(jù)選擇器可以實現(xiàn)4變量的邏輯函數(shù)。

A:錯

B:對

答案:B優(yōu)先編碼器允許同時輸入兩個以上的編碼信號，但它只對優(yōu)先權(quán)最高的一個進(jìn)行編碼。

A:對

B:錯

答案:A二-十進(jìn)制譯碼器74HC42具有拒絕偽碼的功能。

A:對

B:錯

答案:A組合邏輯電路的分析是根據(jù)給定的邏輯電路圖，寫出輸出的表達(dá)式，列出真值表，得到電路的邏輯功能。

A:對

B:錯

答案:A可用于設(shè)計組合邏輯電路的常用組合邏輯模塊有:

A:數(shù)據(jù)選擇器

B:編碼器

C:數(shù)值比較器

D:譯碼器

答案:AD可采用哪些器件實現(xiàn)邏輯函數(shù)？

A:

寄存器

B:

門電路

C:PLD

D:常用的MSI組合邏輯模塊

答案:BCD數(shù)據(jù)選擇器的作用是：

A:輸入端輸入的是模擬量

B:從輸入的模擬量中選一個送到輸出

C:從輸入端的數(shù)據(jù)選一個送到輸出

D:輸入端輸入數(shù)字量或者模擬量都可以

答案:C組合邏輯電路中消除競爭-冒險的方法有

A:接入濾波電容

B:引入選通脈沖

C:加入移位寄存器電路

D:修改邏輯設(shè)計

答案:ABD第五章測試電路及其輸入輸出電壓波形如下圖所示，設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。（

）

A:b段

B:c段

C:d段

D:a段

E:e段

答案:ACD主從結(jié)構(gòu)的脈沖觸發(fā)器的狀態(tài)轉(zhuǎn)換圖描述的是其中“主觸發(fā)器”的狀態(tài)。

A:對

B:錯

答案:B對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。

A:錯

B:對

答案:B在一個觸發(fā)脈沖內(nèi)，可以確定所存儲的數(shù)據(jù)Q只變化一次的是

A:主從RS觸發(fā)器

B:基本RS鎖存器

C:電平觸發(fā)的RS觸發(fā)器

答案:A由或非門組成的SR鎖存器及其輸入輸出電壓波形如下圖所示，請指出a~e中錯誤的部分。（）

A:b段

B:a段

C:d段

D:e段

E:c段

答案:ABC主從結(jié)構(gòu)SR觸發(fā)器及其輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出1~5中錯誤的部分。

A:1

B:3

C:5

D:2

E:4

答案:E脈沖觸發(fā)SR觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。

A:b

B:c

C:d

D:e

E:a

答案:B脈沖觸發(fā)JK觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。

A:c

B:a

C:e

D:d

E:b

答案:D下圖中構(gòu)成的存儲系統(tǒng)采用了___擴展方式

A:位

B:字和位

C:字

答案:C該存儲系統(tǒng)的容量為

A:8k×16

B:16k×8

C:8k×8

D:16k×4

答案:B第六章測試一個4位二進(jìn)制加法計數(shù)器的起始值為1001，經(jīng)過100個時鐘脈沖后的值為（）

A:1100

B:1101

C:1111

D:1110

答案:BN個觸發(fā)器能構(gòu)成最大（

）進(jìn)制的計數(shù)器

A:N-1

B:N

C:N+1

D:2

答案:D三位二進(jìn)制減法計數(shù)器的初始狀態(tài)為101,4個脈沖之后它的狀態(tài)為001

A:錯

B:對

答案:B用移位寄存器產(chǎn)生1101010脈沖序列，至少需要（

）位的移位寄存器.

A:4

B:7

C:5

D:6

答案:D分析下圖電路的邏輯功能。明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sa為_____

A:10

B:00

C:01

D:11

答案:B明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sb為_____

A:22

B:01

C:10

D:00

答案:B明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sc為_____

A:10

B:01

C:11

D:00

答案:A明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sd為_____

A:00

B:10

C:11

D:01

答案:C該電路的類型是Mealy型

A:對

B:錯

答案:B該電路可用作____進(jìn)制計數(shù)器。

A:2

B:3

C:6

D:5

答案:B第七章測試若反相輸出的施密特觸發(fā)器輸入信號uI如下圖所示，請分析輸入VI在ab段時輸出VO為高電平

A:錯

B:對

答案:B若反相輸出的施密特觸發(fā)器輸入信號uI如下圖所示，請分析輸入VI在cd段時輸出VO為低電平

A:錯

B:對

答案:B在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號uI如圖所示。其中VDD=15V，VTH=7.5V請分析輸入VI在ab段時輸出VO為高電平

A:對

B:錯

答案:B在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號uI如圖所示。其中VDD=15V，VTH=7.5V

輸入VI在bc段時輸出VO為低電平

A:錯

B:對

答案:A已知時鐘脈沖頻率為f，欲得到頻率為0.2f的脈沖信號，應(yīng)采用

A:單穩(wěn)態(tài)觸發(fā)器

B:

五位二進(jìn)制計數(shù)器

C:五進(jìn)制計數(shù)器

D:多諧振蕩器

答案:C多諧振蕩器可產(chǎn)生的波形是

A:正弦波

B:三角波

C:矩形脈沖

D:鋸齒波

答案:C脈沖整形電路有

A:施密特觸發(fā)器

B:555定時器

C:單穩(wěn)態(tài)觸發(fā)器

D:多諧振蕩器

答案:AC在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF（1）為了得到占空比q=50％的輸出脈沖，R1與R2的比值為（

）

A:3:4

B:1:1

C:4:3

答案:B在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF電路的振蕩頻率是_____

A:5.4kHz

B:1.35kHz

C:6.54kHz

答案:C分析下圖所示電路。（1）該電路是用555構(gòu)成的____電路。a.單穩(wěn)態(tài)觸發(fā)器

b.多諧振蕩器

c.施密特觸發(fā)器

A:

555定時器

B:單穩(wěn)態(tài)觸發(fā)器

C:多諧振蕩器

D:施密特觸發(fā)器

答案:C第八章測試常用的D/A轉(zhuǎn)換器的電路結(jié)構(gòu)類型有:

A:逐次逼近型

B:并聯(lián)比較型

C:權(quán)電阻網(wǎng)絡(luò)DAC

D:倒T型電網(wǎng)絡(luò)DAC

答案:CD在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，逐次逼近型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快。

A:錯

B:對

答案:A在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，雙積分A/D轉(zhuǎn)換器的穩(wěn)定性和抗干擾能力最好。

A:對

B:錯

答案:AA/D轉(zhuǎn)換器的轉(zhuǎn)換精度由輸出二進(jìn)制或十進(jìn)制的位數(shù)決定。

A:對

B:錯

答案:AA/D轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型。

A:錯

B:對

答案:B權(quán)電阻網(wǎng)絡(luò)DAC和倒T型電阻網(wǎng)絡(luò)DAC的輸出電壓與輸入數(shù)字量的關(guān)系是：

A:錯

B:對

答案:B轉(zhuǎn)換時間與輸入電壓大小無關(guān)的ADC是

A:計數(shù)型ADC

B:

V-F變換型ADC

C:逐次逼近型ADC

D:雙積分型ADC

答案:C轉(zhuǎn)換速度最快的ADC是：

A:雙積分型ADC

B:V-F變換型ADC

C:并聯(lián)比較型ADC

D:其它類型ADC

答案:CA/D轉(zhuǎn)換器的電路結(jié)構(gòu)類型主要有：

A:雙積分型

B:并聯(lián)比較型

C:V-F變換性

D:逐次逼近型

答案:ABCD影響D/A轉(zhuǎn)換器轉(zhuǎn)換精度的因素有哪些。

A:

電阻網(wǎng)絡(luò)中電阻值的偏差

B:模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降

C:參考電壓的波動

D:求和運放的零點漂移

答案:ABCD第九章測試可編程邏輯器件的基本特征在于：

A:集成度高

B:其邏輯功能可以由用戶編程設(shè)定

C:

可靠性好

D:通用性強

答案:B硬件描述語言的本質(zhì)是

A:執(zhí)行軟件程序

B:進(jìn)行硬件連接，執(zhí)行硬件操作

C:是一種新的軟件程序

D:不確定

答案:BPLD的基本特征是它的邏輯功能可以由用戶通過對器件編程來設(shè)定。

A:對

B:錯

答案:AVerilogHDL中的行為描述方式是通過行為語句來描述電路要實現(xiàn)的功能，表示輸入與輸出間轉(zhuǎn)換的行為，不涉及具體結(jié)構(gòu)。

A:對

B:錯

答案:AVerilogHDL中的結(jié)構(gòu)描述方式是將硬件電路描述成一個分級子模塊相互聯(lián)的結(jié)構(gòu)，通過對組成電路的各個子模塊間相互連接關(guān)系的描述來說明電路的組成。

A:對

B:錯

答案:A線網(wǎng)型變量wire主要起信號間連接作用，用以構(gòu)成信號的傳遞或者形成組合邏輯，可以直接理解為連線。