整理版1電子系統(tǒng)設(shè)計基礎(chǔ)

1、電子系統(tǒng)設(shè)計基礎(chǔ)

1.1電子設(shè)計概述1.2現(xiàn)代電子設(shè)計的特點

1.3電子系統(tǒng)的設(shè)計步驟1.4電子系統(tǒng)設(shè)計方法1.5系統(tǒng)設(shè)計與系統(tǒng)仿真技術(shù)1.6板卡設(shè)計與板卡仿真技術(shù)1.7芯片設(shè)計與仿真技術(shù)1.8電子系統(tǒng)綜合設(shè)計概述1.9專用數(shù)字集成電路綜合設(shè)計概述

1.1電子設(shè)計概述

電子系統(tǒng)分為模擬型、數(shù)字型及兩者兼而有之的混合型三種，無論哪一種電子系統(tǒng)，它們都是能夠完成某種任務(wù)的電子設(shè)備。通常把規(guī)模較小、功能單一的電子系統(tǒng)稱為單元電路,實際應(yīng)用中的電子系統(tǒng)由若干單元電路構(gòu)成。一般的電子系統(tǒng)由輸入、輸出、信息處理三大部分組成，用來實現(xiàn)對信息的采集處理、變換與傳輸功能。圖1.1.1為電子系統(tǒng)基本組成方框圖。圖1.1.1

電子系統(tǒng)方框圖

從系統(tǒng)的角度看,電子系統(tǒng)是能按特定的控制信號，執(zhí)行所設(shè)想的功能，由一組元件(通常是電子元件)聯(lián)成的一個整體。這樣，很多東西，譬如從單級放大器到最復(fù)雜的計算機都可以稱為一個電子系統(tǒng)。我們可以將很多元件集成為一個功能單元，再用若干個功能單元去描述一個系統(tǒng)。在認(rèn)識、理解與設(shè)計電子系統(tǒng)的過程中，這樣的功能單元常常不用給出詳細的內(nèi)部結(jié)構(gòu)，而只需從輸入輸出特性去描述，這就需要用到黑箱分析法。

黑箱辨識方法是系統(tǒng)科學(xué)中的主要方法之一。人們在從事科學(xué)研究時，常常會遇到一些需要認(rèn)識或控制的系統(tǒng)(稱為客體)。由于種種條件限制，這些客體的內(nèi)部結(jié)構(gòu)和機理尚不能或不便被直接觀察到，仿若一個不透明的密封箱子，將這種客體稱為黑箱(B1ackBox)是極其形象的。所謂黑箱辨識方法，就是通過考察黑箱的輸入、輸出及其動態(tài)過程，而不是通過直接考察其內(nèi)部結(jié)構(gòu)，來定量地研究黑箱的功能特性、行為方式，從而探索其內(nèi)部結(jié)構(gòu)和機理。1.2現(xiàn)代電子設(shè)計的特點

人類要改造自然，就要進行設(shè)計。把預(yù)定的目標(biāo)經(jīng)過一系列規(guī)劃、分析和決策，產(chǎn)生相應(yīng)的文字、數(shù)據(jù)、圖形等信息，這就是設(shè)計。然后或通過實踐轉(zhuǎn)化為某項工程，或通過制造成為產(chǎn)品。產(chǎn)品設(shè)計過程從本質(zhì)上是一個創(chuàng)新過程，是將創(chuàng)新構(gòu)思轉(zhuǎn)化為有競爭力的產(chǎn)品的過程。從工程的角度來看，設(shè)計這個詞有兩種概念。

廣義的概念指的是發(fā)展過程的安排，包括發(fā)展的方向、程序、細節(jié)及達到的目標(biāo)。狹義的概念指的是將客觀需求轉(zhuǎn)化為滿足該需求的技術(shù)系統(tǒng)的活動，各種產(chǎn)品包括電子產(chǎn)品的設(shè)計即屬此種概念。

上世紀(jì)60年代以來，人們由工程技術(shù)領(lǐng)域總結(jié)出來的現(xiàn)代設(shè)計方法對電子設(shè)計工作起到了極大的推動作用?，F(xiàn)代設(shè)計是過去長期的傳統(tǒng)設(shè)計活動的延伸和發(fā)展，是隨著設(shè)計實踐經(jīng)驗的積累，由個別到一般，具體到抽象，感性到理性，逐步歸納、演繹、綜合而發(fā)展起來的。由于科技進步的速度日益增快，特別是計算機的高速發(fā)展，人們在掌握事物的客觀規(guī)律和人的思維規(guī)律的同時，運用相關(guān)的科學(xué)技術(shù)原理，進行過去長期以來難以想象的綜合集成設(shè)計計算，使設(shè)計工作包括電子產(chǎn)品的設(shè)計工作產(chǎn)生了質(zhì)的飛躍。

現(xiàn)代電子設(shè)計主要有下列特點：1.系統(tǒng)性

2.社會性

3.創(chuàng)造性

4.最優(yōu)化

5.動態(tài)化

6.人性化

7.智能化

8.EDA化1.3電子系統(tǒng)的設(shè)計步驟

電子系統(tǒng)的設(shè)計方法，沒有一成不變的規(guī)定的步驟，它往往與設(shè)計者的經(jīng)驗、興趣、愛好密切相關(guān)，為了便于理解，這里把總的設(shè)計過程歸納為以下五個技術(shù)環(huán)節(jié),一般的設(shè)計流程如圖1.2.1。

1.4電子系統(tǒng)設(shè)計方法

在傳統(tǒng)與現(xiàn)代電子系統(tǒng)設(shè)計中有如下幾中常用的設(shè)計方法：

自底向上設(shè)計方法：傳統(tǒng)的系統(tǒng)設(shè)計采用自底向上的設(shè)計方法。這種設(shè)計方法采用“分而治之”的思想，在系統(tǒng)功能劃分完成后，利用所選擇的元器件進行邏輯電路設(shè)計，完成系統(tǒng)各獨立功能模塊設(shè)計，然后將各功能模塊按搭積木的方式連接起來構(gòu)成更大的功能模塊，直到構(gòu)成整個系統(tǒng)，完成系統(tǒng)的硬件設(shè)計。這個過程從系統(tǒng)的最底層開始設(shè)計，直至完成頂層設(shè)計，因此將這種設(shè)計方法稱為自底向上的設(shè)計方法。用自底向上設(shè)計方法進行系統(tǒng)設(shè)計時，整個系統(tǒng)的功能驗證要在所有底層模塊設(shè)計完成之后才能進行，一旦不滿足設(shè)計要求，所有底層模塊可能需要重新設(shè)計，延長了設(shè)計時間。

自頂向下設(shè)計方法：目前VLSI系統(tǒng)設(shè)計中主要采用的方法是自頂向下設(shè)計方法，這種設(shè)計方法的主要特征是采用綜合技術(shù)和硬件描述語言，讓設(shè)計人員用正向的思維方式重點考慮求解的目標(biāo)問題。這種采用概念和規(guī)則驅(qū)動的設(shè)計思想從高層次的系統(tǒng)級入手，從最抽象的行為描述開始把設(shè)計的主要精力放在系統(tǒng)的構(gòu)成、功能、驗證直至底層的設(shè)計上，從而實現(xiàn)設(shè)計、測試、工藝的一體化。當(dāng)前EDA工具及算法把邏輯綜合和物理設(shè)計過程結(jié)合起來的方式，有高層工具的前向預(yù)測(lookahead)能力，較好地支持了自頂向下設(shè)計方法在電子系統(tǒng)設(shè)計中的應(yīng)用。層次式設(shè)計方法：它的基本策略是將一個復(fù)雜系統(tǒng)按功能分解成可以獨立設(shè)計的子系統(tǒng)，子系統(tǒng)設(shè)計完成后，將各子系統(tǒng)拼接在一起完成整個系統(tǒng)的設(shè)計。一個復(fù)雜的系統(tǒng)分解成子系統(tǒng)進行設(shè)計可大大降低設(shè)計復(fù)雜度。由于各子系統(tǒng)可以單獨設(shè)計，因此具有局部性，即各子系統(tǒng)的設(shè)計與修改只影響子系統(tǒng)本身，而不會影響其它子系統(tǒng)。利用層次性，將一個系統(tǒng)劃分成若干子系統(tǒng)，然后子系統(tǒng)可以再分解成更小的子系統(tǒng)，重復(fù)這一過程，直至子系統(tǒng)的復(fù)雜性達到了在細節(jié)上可以理解的適當(dāng)?shù)某潭?。模塊化是實現(xiàn)層次式設(shè)計方法的重要技術(shù)途徑，模塊化是將一個系統(tǒng)劃分成一系列的子模塊，對這些子模塊的功能和物理界面明確地加以定義，模塊化可以幫助設(shè)計人員闡明或明確解決問題的方法，還可以在模塊建立時檢查其屬性的正確性，因而使系統(tǒng)設(shè)計更加簡單明了。將一個系統(tǒng)的設(shè)計劃分成一系列已定義的模塊還有助于進行集體間共同設(shè)計，使設(shè)計工作能夠并行開展，縮短設(shè)計時間。嵌入式設(shè)計方法：現(xiàn)代電子系統(tǒng)的規(guī)模越來越復(fù)雜，而產(chǎn)品的上市時間(timetomarket)卻要求越來越短，即使采用自頂向下設(shè)計方法和更好的計算機輔助設(shè)計技術(shù)，對于一個百萬門級規(guī)模的應(yīng)用電子系統(tǒng)，完全從零開始自主設(shè)計是難以滿足上市時間要求的。嵌入式設(shè)計方法在這種背景下應(yīng)運而生。嵌入式設(shè)計方法除繼續(xù)采用自頂向下設(shè)計方法和計算機綜合技術(shù)外，它的最主要的特點是大量知識產(chǎn)權(quán)(IntellectualProperty-IP)模塊的復(fù)用，這種ＩＰ模塊可以是RAM、CPU、及數(shù)字信號處理器等。在系統(tǒng)設(shè)計中引入IP模塊，使得設(shè)計者可以只設(shè)計實現(xiàn)系統(tǒng)其它功能的部分以及與IP模塊的互連部分，從而簡化設(shè)計，縮短設(shè)計時間。一個復(fù)雜的系統(tǒng)通常既包含有硬件，又有軟件，因此需要考慮哪些功能用硬件實現(xiàn)，哪些功能用軟件實現(xiàn)，這就是硬件/軟件協(xié)同設(shè)計的問題。硬件/軟件協(xié)同設(shè)計要求硬件和軟件同時進行設(shè)計，并在設(shè)計的各個階段進行模擬驗證，減少設(shè)計的反復(fù)，縮短設(shè)計時間。硬件/軟件協(xié)同是將一個嵌入式系統(tǒng)描述劃分為硬件和軟件模塊以滿足系統(tǒng)的功耗、面積和速度等約束的過程。嵌入式系統(tǒng)的規(guī)模和復(fù)雜度逐漸增長,其發(fā)展的另一趨勢是系統(tǒng)中軟件實現(xiàn)功能增加，并用軟件區(qū)分不同的產(chǎn)品，增加靈活性、快速響應(yīng)標(biāo)準(zhǔn)的改變，降低升級費用和縮短產(chǎn)品上市時間。

基于IP的系統(tǒng)芯片(S0C)的設(shè)計：為了解決當(dāng)前集成電路的設(shè)計能力落后于加工技術(shù)的發(fā)展與集成電路行業(yè)的產(chǎn)品更新?lián)Q代周期短等問題，基于IP的集成電路設(shè)計方法應(yīng)運而生。IP的基本定義是知識產(chǎn)權(quán)模塊。對于集成電路設(shè)計師來說，IP則是可以完成特定電路功能的模塊，在設(shè)計電路時可以將IP看作黑匣子，只需保證IP模塊與外部電路的接口，無需關(guān)心其內(nèi)部操作。這樣在設(shè)計芯片時所處理的是一個個的模塊。而不是單個的門電路，可以大幅度地降低電路設(shè)計的工作量，加快芯片的設(shè)計流程。利用IP還可以使設(shè)計師不必了解設(shè)計芯片所需要的所有技術(shù)，降低了芯片設(shè)計的技術(shù)難度。利用IP進行設(shè)計的另一好處是消除了不必要的重復(fù)勞動。IP與工業(yè)產(chǎn)品不同，復(fù)制IP是不需要花費任何代價的，一旦完成了IP的設(shè)計，使用的次數(shù)越多，則分?jǐn)偟矫總€芯片的原始投資越少，芯片的設(shè)計費用也因此會降低。SOC(SystemonaChip)系統(tǒng)芯片有各種不同的定義方式。具體到芯片功能來說，SOC芯片意味著在單個芯片上，完成以前需要一個或多個印刷線路板才能夠完成的電路功能。SOC芯片意味著在單芯片上集成一個完整的數(shù)據(jù)處理系統(tǒng)，其結(jié)構(gòu)是比較復(fù)雜的。SOC芯片的運行需要強大的軟件支持，而且芯片的功能會隨支持軟件的不同而變化，因此在設(shè)計芯片的同時需要進行軟件編制工作，并非以往單純的電路設(shè)計。這一特點在增強芯片功能及適用范圍的同時增加了芯片的設(shè)計與驗證難度，在芯片設(shè)計的初期需要仔細地進行功能劃分，確定芯片的運算結(jié)構(gòu)，并評估系統(tǒng)的性能與代價。SOC芯片的出現(xiàn)在芯片的優(yōu)化設(shè)計方面也提出了很大的挑戰(zhàn)。芯片的設(shè)計需要系統(tǒng)設(shè)計人員與軟件設(shè)計人員的深入?yún)⑴c，在SOC芯片的設(shè)計流程中，一般都結(jié)合了從頂向下和從底向上設(shè)計的特點，與傳統(tǒng)的芯片設(shè)計相比SOC芯片設(shè)計有以下幾項主要特點：

①芯片的軟件設(shè)計與硬件設(shè)計同步進行；

②各模塊的綜合與驗證同步進行；

③在綜合階段考慮芯片的布局布線；

④只在沒有可利用的硬模塊或軟宏模塊的情況下重新設(shè)計模塊。

電路設(shè)計中的成本控制方法：優(yōu)秀的電路實現(xiàn)方案應(yīng)該是簡潔、可靠的。要以最少的社會勞動消耗獲得最大的勞動成果。這里所說的社會勞動，包括在產(chǎn)品設(shè)計、產(chǎn)品生產(chǎn)、產(chǎn)品維護以及元器件的生產(chǎn)中所付出的勞動。為了控制產(chǎn)品成本，常常采用目標(biāo)價格反算法，也就是先根據(jù)市場調(diào)查對相應(yīng)的技術(shù)指標(biāo)制定目標(biāo)價格，然后在設(shè)計實施中找出影響產(chǎn)品經(jīng)濟指標(biāo)的關(guān)鍵因素，并采取針對性較強的措施。1.5系統(tǒng)設(shè)計與系統(tǒng)仿真技術(shù)

對于設(shè)計開發(fā)整機電子產(chǎn)品的工程師來說，新產(chǎn)品的開發(fā)總是從系統(tǒng)設(shè)計入手。系統(tǒng)設(shè)計的主體工作是將設(shè)計任務(wù)要求轉(zhuǎn)換成明確的、可實現(xiàn)的功能和技術(shù)指標(biāo)要求，確定可行的技術(shù)方案，在系統(tǒng)一級描述系統(tǒng)的功能和技術(shù)指標(biāo)要求。一般通過系統(tǒng)功能的模塊劃分來落實系統(tǒng)功能和技術(shù)指標(biāo)的分配，同時確定各功能模塊之間的接口關(guān)系。它運用框圖與層次的方法自頂向下進行設(shè)計。系統(tǒng)設(shè)計通常把系統(tǒng)功能逐步細分，然后從器件、電路和工藝等方面確定技術(shù)方案。隨著系統(tǒng)變得復(fù)雜和龐大，工程師在系統(tǒng)設(shè)計時應(yīng)該使用EDA工具。多種系統(tǒng)級設(shè)計EDA工具的出現(xiàn)為系統(tǒng)設(shè)計師們提供了優(yōu)越的環(huán)境和有力的保障。

自上而下的正向設(shè)計是綜合和優(yōu)化的過程，以概念和設(shè)想為驅(qū)動，經(jīng)過反復(fù)的綜合和優(yōu)化，從而給出可行的設(shè)計方案及合適的性能指標(biāo)。借助EDA工具，采用“自頂向下”的設(shè)計方法，使開發(fā)者從一開始就要考慮到產(chǎn)品生產(chǎn)周期的諸多方面,包括質(zhì)量成本、開發(fā)周期等因素。

系統(tǒng)設(shè)計與仿真包括這樣幾個步驟：第一步，從系統(tǒng)方案設(shè)計入手，在頂層進行系統(tǒng)功能劃分和結(jié)構(gòu)設(shè)計；第二步，用VHDL、Verilog-HDL等硬件描述語言對高層次的系統(tǒng)行為進行描述；第三步，通過編譯器形成標(biāo)準(zhǔn)的VHDL文件，并在系統(tǒng)級驗證系統(tǒng)功能的設(shè)計正確性；第四步，用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)絡(luò)表,這是將高層次的描述轉(zhuǎn)化為硬件電路的關(guān)鍵；第五步，將利用產(chǎn)生的網(wǎng)絡(luò)表進行適配前的時序仿真;最后系統(tǒng)的物理實現(xiàn)級，它可以是CPLD、PGA或ASIC。

廣義的系統(tǒng)仿真（SystemSimulation），它是通過系統(tǒng)模型的實驗去研究一個已經(jīng)存在的或正在設(shè)計中的系統(tǒng)的過程。是根據(jù)被研究的真實系統(tǒng)數(shù)學(xué)模型，結(jié)合所用的計算機建立仿真模型，然后，依據(jù)仿真模型在計算機上計算、分析、研究，獲得真實系統(tǒng)的定量關(guān)系，加深對真實系統(tǒng)的認(rèn)識和理解，為系統(tǒng)設(shè)計、調(diào)試或管理提供所需的信息、數(shù)據(jù)或資料。

系統(tǒng)仿真技術(shù)是在數(shù)學(xué)模型基礎(chǔ)上，利用計算機進行實驗研究的一種方法。是建立在系統(tǒng)科學(xué)、系統(tǒng)辨識、控制理論與計算機技術(shù)上的一門綜合性很強的實驗科學(xué)技術(shù)，是分析、綜合各類系統(tǒng)的一種研究方法和有力工具。在常用的EDA軟件中Matlab、SystemView、Pspice等適合做信號級的系統(tǒng)仿真，Pspice、ElectronicWorkbench、Protel及各種PGA開發(fā)工具適合做電路級的系統(tǒng)仿真。信號級系統(tǒng)仿真與電路及系統(tǒng)仿真的工作流程如圖1.3.1所示。

1.6板卡設(shè)計與板卡仿真技術(shù)

所謂的板卡設(shè)計是指根據(jù)所設(shè)計電子線路在具體應(yīng)用中的約束條件，把電子線路布置在一塊線路板或一塊接口卡上，這里的約束包括安裝時的幾何形狀、幾何尺寸、電磁兼容性、安全性與可靠性等。印刷電路板(PrintedCircuitBoard，即PCB)設(shè)計是板卡設(shè)計中的主要工作，當(dāng)然由于工藝實現(xiàn)中的限制或為了優(yōu)化系統(tǒng)的技術(shù)經(jīng)濟指標(biāo)，在電路板設(shè)計時又回過來更改電路原理設(shè)計的情況也是常有的事。

隨著計算機軟硬件技術(shù)的飛速發(fā)展，電路板設(shè)計這項費時費力的工作，特別需要計算機CAD技術(shù)的幫助。目前能完成板卡設(shè)計與仿真的工具軟件有Smartwork、Tango、OrCAD/SDT、PCAD、PADS、Protel、EESYSTEM等。就其功能而言，可以說是各有千秋。PCAD、PCADS、EESYSTEM以龐大與功能完整著稱，掌握起來也相對困難一些。Prrotel設(shè)計軟件則以其簡單、易學(xué)、實用的特點成為眾多的普通電路設(shè)計人員的首選工具軟件，這里我們也建議初學(xué)者以Protel為學(xué)習(xí)的起點。這里對Protel作一簡介：

作為大眾化的電子線路計算機輔助設(shè)計軟件，由80年代末的Tango到90年代初的Protel，直到當(dāng)今的Protelorwindows，經(jīng)歷了一個不斷升級換代的過程。Tango軟件包是美國AccelTechnology公司于80年代末推出的，它由電路原理圖設(shè)計軟件Tango-schematic和印刷電路板設(shè)計軟件Tango-PCB組成，這兩部分軟件可以單獨使用，也可以組合使用。由于Tango軟件包簡單實用，對計算機軟硬件的配置要求不高，所以受到廣大電子線路設(shè)計人員的青睞，曾經(jīng)是中國大陸最為流行的熱門軟件之一。

Protel（DOS)是澳大利亞Protel公司于90年代初開發(fā)的電子線路輔助設(shè)計軟件包，該軟件繼承了Tango簡單、實用的優(yōu)點，并改善了用戶界面，提供了下拉式菜單和可定義宏指令熱鍵，支持鼠標(biāo)操作，并且首次提供了自動布線功能。因此，可以說Protel是了Tango的第二代產(chǎn)品。

90年代以來，Windows成為舉世公認(rèn)的優(yōu)秀的操作環(huán)境，電子線路設(shè)計人員紛紛“移民”于Windows。在這種情況下，澳大利亞Protel公司不失時機地推出了第三代電子線路輔助設(shè)計軟件ProtelorWindows。該軟件不僅繼承了DOS版本Tango和Protel的全部優(yōu)點與功能，而且在功能上有了本質(zhì)的飛躍。ProtelorWindows包括電路原理圖設(shè)計軟件包(ProtelSchematic)和印刷電路板設(shè)計軟件包(ProtelPCB)。在溶入了全局最優(yōu)化思想之后，ProtelorWindowsPCB自動布局結(jié)果已可以直接使用，而對布局較合理的PCB設(shè)計來說，自動布線的布通率在99%以上。電路級設(shè)計工作流程如圖1.4.1所示，電路板的設(shè)計過程大致可以劃分為下列幾個步驟：

1.7芯片設(shè)計與仿真技術(shù)

20世紀(jì)90年代初，由于個人電腦、無繩電話和高速數(shù)據(jù)傳輸設(shè)備的發(fā)展需求，電子工業(yè)經(jīng)歷了巨大的飛躍。為了贏得商業(yè)上的競爭，生產(chǎn)商的產(chǎn)品迫切需要追求高功能、優(yōu)品質(zhì)、低成本、微功耗和微小尺寸封裝。為此，生產(chǎn)商必須采用少量的IC器件和面積盡可能小的PCB板來研制高集成化的復(fù)雜系統(tǒng)。亞微米半導(dǎo)體工藝、PCB表面安裝技術(shù)的發(fā)展支持了產(chǎn)品的集成化程度的進步。但是，在給定電子設(shè)計自動化(EDA)工具的條件下，隨著產(chǎn)品上市周期的縮短、設(shè)計復(fù)雜程度的增加，影響生產(chǎn)商開發(fā)的瓶頸問題就是其設(shè)計能力，這個狀況實際上孕育著對現(xiàn)代設(shè)計方法和現(xiàn)代測試方法的普遍需求。系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ApplicationSpeciicIntegratedCircuits--ASIC）實現(xiàn)，芯片設(shè)計必然涉及系統(tǒng)內(nèi)容，系統(tǒng)設(shè)計必須考慮芯片設(shè)計，這些專用集成電路是由系統(tǒng)和電路設(shè)計師親自參與設(shè)計的，直到完成電路到芯片版圖的設(shè)計，再交由IC工廠投片生產(chǎn)加工，或者是用高密度可編程邏輯器件通過編程的方式來實現(xiàn)。

高密度可編程邏輯器件可編程邏輯芯片經(jīng)歷了PAL(ProgrammableArrayLogic)、GAL(GenericArrayLogic)、CPLD(ComplexProgrammableLogicDevice)和PGA(ieldProgrammableGateArray)幾個發(fā)展階段。半導(dǎo)體工藝已經(jīng)由微米發(fā)展到深亞微米，集成度由最初的幾十門發(fā)展到現(xiàn)在的數(shù)百萬門。CPLD和PGA都是高密度現(xiàn)場可編程邏輯芯片，能夠?qū)⒋罅窟壿嫻δ芗捎谝粋€單片集成電路中，雖然半定制和全定制的專用集成電路也能夠?qū)⒋罅窟壿嫻δ芗捎谝粋€單片集成電路中，但CPLD和PGA具有更多的靈活性：既適用于批量產(chǎn)品短研制周期、小批量產(chǎn)品開發(fā)，也可用于大批量產(chǎn)品的樣品研制。設(shè)計人員在實驗室通過開發(fā)工具就可以制作出自己的芯片，而不用芯片制造商來完成。同時，因其項目開發(fā)所需前期工程費用低的特點，受到應(yīng)用電子系統(tǒng)開發(fā)人員的青睞。

與采用SSI/MSI標(biāo)準(zhǔn)器件構(gòu)成PCB板級設(shè)計相比，CPLD和PGA具有很大的靈活性，因為SSI/MSI標(biāo)準(zhǔn)器件集成度低，功能有限，靈活性差，構(gòu)成的PCB板級設(shè)計，存在大量芯片間的連線，且要采用各種不同功能的芯片，導(dǎo)致系統(tǒng)可靠性差，費用高，功耗高，體積大，任何邏輯改動必須采用跳線或鉆孔的方式，如果PCB板的生產(chǎn)量很大，則必須重新設(shè)計，這必然導(dǎo)致前期投資的大大提高，并使產(chǎn)品上市時間推遲，而采用CPLD和PGA則不同，其PCB板依然可用，無須破壞板上的連線結(jié)構(gòu)，只需修改CPLD和PGA內(nèi)部的連接關(guān)系就可修改邏輯功能。

與采用微處理器構(gòu)成的系統(tǒng)相比，CPLD和PGA也具有明顯的優(yōu)點，因為微處理器系統(tǒng)用軟件配置來實現(xiàn)功能，在某些場合下，其速度太低，滿足不了要求。此外，這類系統(tǒng)開發(fā)費用高，而且還要用SSI/MSI設(shè)計相應(yīng)的接口電路。

采用不同的技術(shù)路線生產(chǎn)的可編程邏輯器件具有不同的結(jié)構(gòu)。CPLD器件是全局互聯(lián)的，特有的PIA全局金屬互連導(dǎo)線可以作延時預(yù)測，易于控制時序邏輯。而PGA器件是陣列結(jié)構(gòu)，內(nèi)部資源是分段互聯(lián)的，其延時不可預(yù)測，只有編程完畢后才能實際測量。CPLD和PGA建立內(nèi)部可編程邏輯連接關(guān)系的編程技術(shù)有三種：基于反熔絲技術(shù)的器件只允許對器件編程一次，編程后不能修改。其優(yōu)點是集成度、工作頻率和可靠性都很高，適用于電磁輻射干擾較強的惡劣環(huán)境?；贓EPROM存儲器技術(shù)的可編程邏輯芯片能夠重復(fù)編程多次，系統(tǒng)掉電后編程信息也不會丟失。

編程方法分為在編程器上編程和用下載電纜編程。用下載電纜編程的器件，只要先將器件裝焊在印刷電路板上，通過PC、SUN工作站、ATE(自動測試儀)或嵌入式微處理器系統(tǒng)，就能產(chǎn)生標(biāo)準(zhǔn)5V或3.3V或2.5V邏輯電平編程信號，稱為ISP(InSystemProgrammable)方式編程，調(diào)試和維修也很方便。基于SRAM技術(shù)的器件編程數(shù)據(jù)存儲于器件的RAM區(qū)中，使之具有用戶設(shè)計的功能。在系統(tǒng)不加電時，編程數(shù)據(jù)存儲在EPROM、硬盤、或軟盤中。系統(tǒng)加電時將這些編程數(shù)據(jù)即時寫入可編程器件，從而實現(xiàn)板級或系統(tǒng)級的動態(tài)配置。這種方式稱ICR(InCircuitReconigurable)。1.8電子系統(tǒng)綜合設(shè)計概述

系統(tǒng)綜合是建立在前期分塊設(shè)計之上的依據(jù)約束條件進行的系統(tǒng)優(yōu)化過程。電子線路的最優(yōu)化設(shè)計是最優(yōu)化技術(shù)的一個方面。它利用最優(yōu)化理論和方法，以電子計算機為手段對電子線路進行綜合設(shè)計。以達到縮短設(shè)計周期，提高設(shè)計質(zhì)量，獲得最大效益的目的。目前電子線路最優(yōu)化設(shè)計的一般過程可如圖1.5所示。圖中所示整個優(yōu)化設(shè)計過程尚不能由計算機全部自動完成。比如電路結(jié)構(gòu)的擬定和修改，電路元件初值的給定等，還需要由設(shè)計者來完成。因而目前完成—個電子線路的最優(yōu)設(shè)計過程，所用的時間和設(shè)計質(zhì)量與設(shè)計者的能力和質(zhì)量密切相關(guān)。

在數(shù)學(xué)上我們以目標(biāo)函數(shù)作為評價設(shè)計性能優(yōu)劣的標(biāo)準(zhǔn)。通過調(diào)整設(shè)計變量使目標(biāo)函數(shù)逐步達到最大或最小，這是優(yōu)化設(shè)計的實質(zhì)。不同類型的設(shè)計問題有著不同形式的目標(biāo)函數(shù)，即使同一類型的設(shè)計也可以建立不同類型的目標(biāo)函數(shù)。

將最優(yōu)化技術(shù)用于電子線路設(shè)計，其范圍相當(dāng)廣泛。目前較多地涉及到下述幾個方面：1．直流電路的優(yōu)化設(shè)計；２．交流電路的頻域設(shè)計；３．靈敏度最小化設(shè)計；４．零、極點設(shè)計或相平面設(shè)計；５．電路的時域優(yōu)化設(shè)計。

其主要設(shè)計步驟是，首先根據(jù)指標(biāo)要求和草擬電路確定目標(biāo)函數(shù)；然后對設(shè)計目標(biāo)進行優(yōu)化。長期以來，電路(電子線路)設(shè)計師們只能根據(jù)經(jīng)驗和判斷。采用簡單估算方法進行電路的初步設(shè)計，然后通過大量的搭試實驗和調(diào)試，最終完成設(shè)計任務(wù)。該過程實質(zhì)上是一個以實驗為主，性能分析、定量估算為輔的設(shè)計過程。電子計算機的問世為電路的設(shè)計開辟了一條新的途徑，這就電路的優(yōu)化設(shè)計。電路的優(yōu)化設(shè)計是根據(jù)給定設(shè)計指標(biāo)要求，應(yīng)用專業(yè)理論知識和最優(yōu)化方法，在電子計算機上自動地調(diào)整可設(shè)計參數(shù)，使其獲得最佳的設(shè)計方案，其一般過程為：１．根據(jù)實際需要，提出需要設(shè)計的電路性能指標(biāo)；２．由設(shè)計者提出初始電路的設(shè)計方案(選定電路結(jié)構(gòu)、元件類型和初始元件參數(shù)、設(shè)計容許誤差等等)；３．通過對電路的分析，確定目標(biāo)函數(shù)和約束條件；４．利用最優(yōu)化方法，由計算機實現(xiàn)自動調(diào)整電路元件參數(shù)(要求設(shè)計的元件參數(shù))，使目標(biāo)函數(shù)滿足容許誤差的要求；5．輸出設(shè)計結(jié)果。