基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用_第1頁
基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用_第2頁
基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用_第3頁
基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用_第4頁
基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用_第5頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

精品文檔-下載后可編輯基于PC104的數(shù)據(jù)采集系統(tǒng)的設計-設計應用1引言

隨著微電子技術和網(wǎng)絡的發(fā)展,人們對網(wǎng)絡的認識日益深入。網(wǎng)絡終端產(chǎn)品也越來越受到人們的關注,嵌入式操作系統(tǒng)的應用也得到了前所未有的發(fā)展。PC104是一種嵌入式平臺,它與IBM的PC機兼容,具有靈活的可擴展性,其小巧的尺寸非常適合嵌入式系統(tǒng)的應用。

本文基于PCM-3350型PC104嵌入式開發(fā)平臺,采集速度可達1Msps,分辨率為12bit,能夠進行通道掃描采集和單通道采集的數(shù)據(jù)采集系統(tǒng)。

2數(shù)據(jù)采集系統(tǒng)設計

數(shù)據(jù)采集系統(tǒng)主要由放大電路、光藕隔離電路、帶采樣保持器的AD模數(shù)轉換器、時鐘電路、CPLD控制電路、數(shù)據(jù)緩存(FIFO)等部分組成,總結構框圖如圖1所示:

圖1總結構框圖

2.1A/D轉換數(shù)據(jù)采集電路

A/D轉換選用max1308AD芯片,它是一種采樣速率可達1Msps,分辨率為12bit的采集芯片,多達8個通道的同時采樣,+5V模擬電源,+3V至+5V數(shù)字電源,其硬件系統(tǒng)連接如圖2所示:

圖2max1308AD硬件連接

2.2FIFO存儲電路

FIFO電路芯片選用IDT公司的IDT7203,它是一個雙端口的存儲緩沖芯片,有2048×9的存儲結構,12ns的高速存取時間,結構簡單便于操作,內(nèi)部讀、寫指針在先進先出的基礎上可進行數(shù)據(jù)的自動寫入和讀出。

2.3CPLD控制電路設計

CPLD(EPM7160STC100-6)的設計是本采集系統(tǒng)的,它能夠?qū)C104地址總線進行譯碼,所產(chǎn)生的邏輯控制信號對各個單元的工作狀態(tài)起控制作用。

數(shù)據(jù)的讀取可以采用查詢的方式。在PC104ISA部分,用到ISA的16位數(shù)據(jù)總線D[0..15]。A[0..9]是PC104的地址總線;IOW和IOR是對指定設備的讀寫信號;AEN是允許DMA控制地址總線、數(shù)據(jù)總線及讀寫命令線進行DMA傳輸及對存儲器和IO設備的讀寫。系統(tǒng)工作流程如圖3所示:

圖3系統(tǒng)工作流程

數(shù)據(jù)采集系統(tǒng)的工作邏輯框圖如圖4所示:

圖4數(shù)據(jù)采集系統(tǒng)的邏輯框圖

其中,地址譯碼、控制器:只有地址選中該模塊時,A/D才能工作,同時使PC104工作在16位數(shù)據(jù)線方式,A0到A3分別控制著轉換通道的選擇;啟動觸發(fā)器和中斷響應寄存器都位于狀態(tài)控制器內(nèi)部;讀數(shù)據(jù)寄存器:當FIFO不為空,在FIFO中的轉換結果直接進人數(shù)據(jù)總線,第12位到15位由CPLD提供,使數(shù)據(jù)與其相等再進入16位數(shù)據(jù)總線,完成整個轉換過程。

2.4采集卡的地址分配

由于該數(shù)據(jù)采集卡是作為PC104的標準外設進行工作的。PC104規(guī)定,外設的操作地址為A[9:0],在系統(tǒng)軟件設計中要防止地址沖突。PC104中使用A0~A9地址位來表示I/O端口地址,即可有1024個口地址,前512個供系統(tǒng)板使用,后512個供擴充插槽使用,當A9=0時表示為系統(tǒng)板上的口地址;當A9=1時表示擴充插槽接口卡上的口地址[2]。

采集卡的基地址分配和譯碼地址分配見表1,本文設計的數(shù)據(jù)采集卡的地址范圍是:2E0H—2F7H,不會發(fā)生地址沖突。

表1:數(shù)據(jù)采集卡的地址分配及譯碼

3PC104平臺

PC104平臺硬件采用PC/104總線標準結構設計的產(chǎn)品PCM一3350主板。它是研華新一代高速低耗PC/104系列的代表產(chǎn)品。控制器模塊包括一個主控32位微處理器單元,具有32MRAM和內(nèi)置的非易失存儲器用于數(shù)據(jù)和程序存儲,提供VGA,LCD顯示器接口;該模塊還具有一系列標準通訊口從而提供多種通訊方式,包括串行通訊(RS232,RS485)、以太網(wǎng)等以及一個PC104總線接口。

4軟件設計

本系統(tǒng)中,根據(jù)固態(tài)盤的特點,操作系統(tǒng)軟件采用DOS6.22,以TuborC2.O作為開發(fā)環(huán)境,應用程序采用C語言和匯編語言相結合來實現(xiàn)除此在編寫軟件時,首先要設置好I/0板卡的基地址,再根據(jù)基地址來確認其他外圍寄存器端口地址,包括讀寫端口、控制字和通道選擇等地址。

5結束語

數(shù)據(jù)采集技術是信息科學的重要組成部分,已廣泛應用于國民經(jīng)濟和國防建設的各個領域,并且隨著科學技術的發(fā)展,數(shù)據(jù)采集技術將有廣闊的發(fā)展前景。本文基于PC104的嵌入式平臺,采用MAX1308AD轉換芯片,設計了一個16通道,采集速度可達1Msps,分辨率為12bit的數(shù)據(jù)采集系統(tǒng),由于其小型化易攜帶的特點,此數(shù)據(jù)采集系統(tǒng)可方便地用于野外作業(yè)。

參考文獻:

[1].CPLDdatasheet/datasheet/CPLD_1136600.html.[2].IDT7203datasheet/datasheet/IDT7203_1093817.html.[3].12nsdatasheet/datasheet/12ns+_2105238.html.[4].VGAdatasheet/datashe

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論