計(jì)算機(jī)組成原理存儲(chǔ)器詳解2

計(jì)算機(jī)組成原理第章存儲(chǔ)器詳解演示文稿目前一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)優(yōu)選計(jì)算機(jī)組成原理第章存儲(chǔ)器目前二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(1)存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）順序存取存儲(chǔ)器磁帶2.按存取方式分類(2)存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器直接存取存儲(chǔ)器磁盤在程序的執(zhí)行過(guò)程中可讀可寫在程序的執(zhí)行過(guò)程中只讀目前三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)磁盤、磁帶、光盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM3.按在計(jì)算機(jī)中的作用分類目前四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量?jī)r(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)目前五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器（速度）（容量）目前六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)4.2主存儲(chǔ)器一、概述1.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR地址總線數(shù)據(jù)總線讀寫……………目前七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫目前八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長(zhǎng)為16位按字尋址若字長(zhǎng)為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲(chǔ)單元地址的分配224=16M8M4M目前九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(2)存儲(chǔ)速度4.主存的技術(shù)指標(biāo)(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬主存存放二進(jìn)制代碼的總位數(shù)

讀出時(shí)間寫入時(shí)間存儲(chǔ)器的訪問(wèn)時(shí)間

存取時(shí)間存取周期讀周期寫周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒目前十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）104141138目前十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）CSCEWE（允許寫）WEOE目前十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位目前十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法00000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

目前十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法00000000000,031,00,31……I/OD0,0讀目前十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)三、隨機(jī)存取存儲(chǔ)器(RAM)1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1~T4目前十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開T7、T8開列選讀放DOUTVAT6T8DOUT讀選擇有效目前十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個(gè)寫放DIN列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T4目前十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(2)靜態(tài)RAM芯片舉例①Intel2114外特性存儲(chǔ)容量1K×4

位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…目前十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組目前二十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

②Intel2114RAM矩陣(64×64)讀目前二十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

②Intel2114RAM矩陣(64×64)讀150311647326348…………目前二十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………目前二十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀0163248CSWE目前二十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0…164832………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480000000000…………目前二十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480…164832………目前二十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………目前二十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………I/O1I/O2I/O3I/O4目前二十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫目前二十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

③Intel2114

RAM矩陣(64×64)寫目前三十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

③Intel2114

RAM矩陣(64×64)寫150311647326348…………目前三十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS0…164832………目前三十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O40…164832………目前三十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………目前三十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………目前三十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O40…164832………目前三十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路01632480…164832………目前三十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)ACSDOUT地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時(shí)序tAtCOtOHAtOTDtRC片選有效讀周期

tRC

地址有效下一次地址有效讀時(shí)間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間目前三十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時(shí)序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效寫時(shí)間

tW

寫命令WE

的有效時(shí)間tAW地址有效片選有效的滯后時(shí)間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時(shí)間目前三十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)DD預(yù)充電信號(hào)讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動(dòng)態(tài)RAM基本單元電路2.動(dòng)態(tài)RAM(DRAM)讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時(shí)CS充電為“1”放電為“0”T3T2T1T無(wú)電流有電流目前四十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動(dòng)態(tài)RAM芯片舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀00000000000D…00單元電路讀寫控制電路…目前四十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫目前四十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)11111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…目前四十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫目前四十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……0100011111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫目前四十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……1111110100011②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…目前四十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…目前四十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…目前四十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…目前四十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…目前五十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘

WERASCAS

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~行地址緩存器列地址緩存器③單管動(dòng)態(tài)RAM4116(16K×

1位)外特性DINDOUTA'6A'0~目前五十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs④4116(16K×1位)芯片讀

原理

讀放大器

讀放大器

讀放大器……63000I/O緩沖輸出驅(qū)動(dòng)OUTD目前五十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器

讀放大器630目前五十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(3)動(dòng)態(tài)RAM時(shí)序

行、列地址分開傳送寫時(shí)序行地址RAS有效寫允許WE無(wú)效(高)數(shù)據(jù)

DOUT

有效數(shù)據(jù)

DIN

有效讀時(shí)序行地址RAS有效寫允許WE有效(低)列地址CAS有效列地址CAS有效目前五十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(4)動(dòng)態(tài)RAM刷新

刷新與行地址有關(guān)①集中刷新（存取周期為0.5s

）“死時(shí)間率”為128/4000×100%=3.2%“死區(qū)”為0.5s

×128=64s

周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫或維持刷新讀/寫或維持3872個(gè)周期（1936s）

128個(gè)周期（64s）

刷新時(shí)間間隔（2ms）刷新序號(hào)??????tcXtcY??????以128×128矩陣為例目前五十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)tC=tM

+tR讀寫刷新無(wú)“死區(qū)”②

分散刷新（存取周期為1

s

）(存取周期為0.5s

+0.5s

)以128

×128矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)存取周期…目前五十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)③分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5s

）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5s

若每隔15.6s

刷新一行每行每隔2ms

刷新一次目前五十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)3.動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無(wú)主存緩存目前五十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)四、只讀存儲(chǔ)器（ROM）1.掩模ROM(MROM)行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無(wú)MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷目前五十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)3.EPROM(多次性編程)(1)N型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動(dòng)?xùn)?/p>

SiO2+++++___

目前六十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳PD/ProgrPD/Progr功率下降/編程輸入端

讀出時(shí)為低電平目前六十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(閃速型存儲(chǔ)器)比EEPROM快EPROM價(jià)格便宜集成度高EEPROM電可擦洗重寫具備RAM功能目前六十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)用1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器？片五、存儲(chǔ)器與CPU的連接1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）10根地址線8根數(shù)據(jù)線DD……D0479AA0???21142114CSWE2片目前六十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線？片2片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS1目前六十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(3)字、位擴(kuò)展用1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片目前六十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲(chǔ)芯片(6)其他時(shí)序、負(fù)載目前六十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)例4.1

解:

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位目前六十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號(hào)CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM目前六十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1

CPU與存儲(chǔ)器的連接圖………目前六十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼例4.2

假設(shè)同前，要求最小4K為系統(tǒng)程序區(qū)，相鄰8K為用戶程序區(qū)。(2)確定芯片的數(shù)量及類型(3)分配地址線(4)確定片選信號(hào)1片4K

×

8位

ROM2片4K

×

8位

RAMA11~A0接ROM和RAM的地址線目前七十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)例4.3

設(shè)CPU有20根地址線，8根數(shù)據(jù)線。并用IO/M作訪存控制信號(hào)。RD為讀命令，WR為寫命令。現(xiàn)有2764EPROM(8K×8位),外特性如下：用138譯碼器及其他門電路（門電路自定）畫出CPU和2764的連接圖。要求地址為F0000H~FFFFFH,

并寫出每片2764的地址范圍?！璂7D0CEOECE片選信號(hào)OE允許輸出PGM可編程端PGM…A0A12目前七十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)六、存儲(chǔ)器的校驗(yàn)編碼的糾錯(cuò)、檢錯(cuò)能力與編碼的最小距離有關(guān)L——編碼的最小距離D——檢測(cè)錯(cuò)誤的位數(shù)C——糾正錯(cuò)誤的位數(shù)漢明碼是具有一位糾錯(cuò)能力的編碼L1=D+C(D≥C)1.編碼的最小距離任意兩組合法代碼之間二進(jìn)制位數(shù)的最少差異L=3具有一位糾錯(cuò)能力目前七十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)漢明碼的組成需增添？位檢測(cè)位檢測(cè)位的位置？檢測(cè)位的取值？2k

≥

n+k+1檢測(cè)位的取值與該位所在的檢測(cè)“小組”中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成漢明碼的三要素2.漢明碼的組成2i

(i=0，1，2，3，)…目前七十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)各檢測(cè)位Ci

所承擔(dān)的檢測(cè)小組為gi

小組獨(dú)占第2i－1

位gi

和gj

小組共同占第2i－1+2j－1

位gi、gj

和gl

小組共同占第2i－1+2j－1+2l－1

位C1

檢測(cè)的g1小組包含第1，3，5，7，9，11，…C2

檢測(cè)的g2

小組包含第2，3，6，7，10，11，…C4

檢測(cè)的g3

小組包含第4，5，6，7，12，13，…C8

檢測(cè)的g4

小組包含第8，9，10，11，12，13，14，15，24，…目前七十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)例4.4求0101按“偶校驗(yàn)”配置的漢明碼解：∵n=4根據(jù)2k

≥n+k+1得k=3漢明碼排序如下:二進(jìn)制序號(hào)名稱1234567C1C2C40∴0101的漢明碼為

0100101010110目前七十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)按配偶原則配置0011的漢明碼二進(jìn)制序號(hào)名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的漢明碼為

1000011練習(xí)1目前七十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)3.漢明碼的糾錯(cuò)過(guò)程形成新的檢測(cè)位Pi

，如增添3位（k=3），新的檢測(cè)位為P4P2P1

。以k=3為例，Pi

的取值為P1=13

57P2=23

67P4=45

67對(duì)于按“偶校驗(yàn)”配置的漢明碼不出錯(cuò)時(shí)P1=0，P2=0，P4=0C1C2C4其位數(shù)與增添的檢測(cè)位有關(guān)，目前七十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)P1=1357=0無(wú)錯(cuò)P2=2367=1有錯(cuò)P4=4567=1有錯(cuò)∴

P4P2P1=110第6位出錯(cuò)，可糾正為0100101，故要求傳送的信息為

0101。糾錯(cuò)過(guò)程如下例4.5解：

已知接收到的漢明碼為0100111（按配偶原則配置）試問(wèn)要求傳送的信息是什么?

目前七十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)練習(xí)2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4位錯(cuò)，可不糾寫出按偶校驗(yàn)配置的漢明碼0101101的糾錯(cuò)過(guò)程練習(xí)3按配奇原則配置0011的漢明碼配奇的漢明碼為0101011目前七十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)七、提高訪存速度的措施采用高速器件調(diào)整主存結(jié)構(gòu)1.單體多字系統(tǒng)W位W位W位W位W位

地址寄存器

主存控制器......單字長(zhǎng)寄存器數(shù)據(jù)寄存器存儲(chǔ)體采用層次結(jié)構(gòu)Cache–主存增加存儲(chǔ)器的帶寬目前八十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)2.多體并行系統(tǒng)(1)高位交叉M0……M1……M2M3…………體內(nèi)地址體號(hào)體號(hào)地址000000000001001111010000010001011111100000100001101111110000110001111111順序編址目前八十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)各個(gè)體并行工作M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址譯碼體內(nèi)地址體號(hào)體號(hào)(1)高位交叉目前八十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)M0……M1……M2M3…………

體號(hào)體內(nèi)地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各個(gè)體輪流編址目前八十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址譯碼

體號(hào)體內(nèi)地址

體號(hào)(2)低位交叉各個(gè)體輪流編址目前八十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)低位交叉的特點(diǎn)在不改變存取周期的前提下，增加存儲(chǔ)器的帶寬時(shí)間單體訪存周期單體訪存周期啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3目前八十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)

設(shè)四體低位交叉存儲(chǔ)器，存取周期為T，總線傳輸周期為τ，為實(shí)現(xiàn)流水線方式存取，應(yīng)滿足T＝4τ。連續(xù)讀取4個(gè)字所需的時(shí)間為

T＋(4

－1)τ目前八十六頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(3)存儲(chǔ)器控制部件（簡(jiǎn)稱存控）易發(fā)生代碼丟失的請(qǐng)求源，優(yōu)先級(jí)最高嚴(yán)重影響CPU工作的請(qǐng)求源，給予次高優(yōu)先級(jí)控制線路排隊(duì)器節(jié)拍發(fā)生器QQCM來(lái)自各個(gè)請(qǐng)求源

…主脈沖存控標(biāo)記觸發(fā)器目前八十七頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)3.高性能存儲(chǔ)芯片(1)SDRAM(同步DRAM)在系統(tǒng)時(shí)鐘的控制下進(jìn)行讀出和寫入CPU無(wú)須等待(2)RDRAM由Rambus開發(fā)，主要解決存儲(chǔ)器帶寬問(wèn)題(3)帶

Cache

的

DRAM在DRAM的芯片內(nèi)集成了一個(gè)由SRAM

組成的Cache

，有利于猝發(fā)式讀取

目前八十八頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)4.3高速緩沖存儲(chǔ)器一、概述1.問(wèn)題的提出避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問(wèn)的局部性原理目前八十九頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)2.Cache的工作原理(1)主存和緩存的編址主存和緩存按塊存儲(chǔ)塊的大小相同B

為塊長(zhǎng)~~~~……主存塊號(hào)主存儲(chǔ)器012m－1字塊0字塊1字塊M－1主存塊號(hào)塊內(nèi)地址m位b位n位M塊B個(gè)字緩存塊號(hào)塊內(nèi)地址c位b位C塊B個(gè)字~~~~……字塊0字塊1字塊C－1012c－1標(biāo)記Cache緩存塊號(hào)目前九十頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(2)命中與未命中緩存共有C

塊主存共有M

塊M>>C主存塊調(diào)入緩存主存塊與緩存塊建立了對(duì)應(yīng)關(guān)系用標(biāo)記記錄與某緩存塊建立了對(duì)應(yīng)關(guān)系的主存塊號(hào)命中未命中主存塊與緩存塊未建立對(duì)應(yīng)關(guān)系主存塊未調(diào)入緩存目前九十一頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(3)Cache的命中率CPU欲訪問(wèn)的信息在Cache中的比率命中率與Cache的容量與塊長(zhǎng)有關(guān)一般每塊可取4~8個(gè)字塊長(zhǎng)取一個(gè)存取周期內(nèi)從主存調(diào)出的信息長(zhǎng)度CRAY_116體交叉塊長(zhǎng)取16個(gè)存儲(chǔ)字

IBM370/1684體交叉

塊長(zhǎng)取4個(gè)存儲(chǔ)字（64位×4

=

256位）目前九十二頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)(4)Cache–主存系統(tǒng)的效率效率e

與命中率有關(guān)

設(shè)Cache命中率為h，訪問(wèn)Cache

的時(shí)間為tc

，

訪問(wèn)主存的時(shí)間為tm

則

e=×100%tc

h

×

tc+(1－h(huán))×tm

訪問(wèn)Cache的時(shí)間

平均訪問(wèn)時(shí)間

e=×100%目前九十三頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)3.Cache的基本結(jié)構(gòu)Cache替換機(jī)構(gòu)Cache存儲(chǔ)體主存Cache地址映射變換機(jī)構(gòu)由CPU完成目前九十四頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)4.Cache的讀寫操作

訪問(wèn)Cache取出信息送CPU

訪問(wèn)主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問(wèn)地址

開始是否是否讀目前九十五頁(yè)\總數(shù)一百零七頁(yè)\編于十一點(diǎn)Cache和主存的一致性4.Cache的讀寫操作寫寫直達(dá)法（Write–

through）寫回法（Write–

back）寫操作時(shí)數(shù)據(jù)既寫入Cache又寫入主存

寫操作時(shí)只把數(shù)據(jù)寫入Cache而不寫入主存當(dāng)Cache