計算機組成原理邏輯運算

（1）（優(yōu)選）計算機組成原理邏輯運算ppt講解目前一頁\總數(shù)一百一十一頁\編于十一點1.邏輯代數(shù)§1.1數(shù)字電路的基礎(chǔ)知識§1.2基本邏輯關(guān)系§1.3邏輯代數(shù)及運算規(guī)則

§1.4邏輯函數(shù)的表示法§1.5邏輯函數(shù)的化簡目前二頁\總數(shù)一百一十一頁\編于十一點§1.1數(shù)字電路的基礎(chǔ)知識數(shù)字信號和模擬信號電子電路中的信號模擬信號數(shù)字信號時間連續(xù)的信號時間和幅度都是離散的例：正弦波信號、鋸齒波信號等。例：產(chǎn)品數(shù)量的統(tǒng)計、數(shù)字表盤的讀數(shù)、數(shù)字電路信號等。目前三頁\總數(shù)一百一十一頁\編于十一點模擬信號tV(t)tV(t)數(shù)字信號高電平低電平上跳沿下跳沿目前四頁\總數(shù)一百一十一頁\編于十一點模擬電路主要研究：輸入、輸出信號間的大小、相位、失真等方面的關(guān)系。主要采用電路分析方法，動態(tài)性能用微變等效電路分析。在模擬電路中，晶體管一般工作在線性放大區(qū)；在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和區(qū)和截止區(qū)。數(shù)字電路主要研究：電路輸出、輸入間的邏輯關(guān)系。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達式及波形圖表示。模擬電路與數(shù)字電路比較1.電路的特點2.研究的內(nèi)容目前五頁\總數(shù)一百一十一頁\編于十一點模擬電路研究的問題基本電路元件:基本模擬電路:晶體三極管場效應(yīng)管集成運算放大器

信號放大及運算(信號放大、功率放大）信號處理（采樣保持、電壓比較、有源濾波）信號發(fā)生（正弦波發(fā)生器、三角波發(fā)生器、…）目前六頁\總數(shù)一百一十一頁\編于十一點數(shù)字電路研究的問題基本電路元件基本數(shù)字電路

邏輯門電路

觸發(fā)器

組合邏輯電路時序電路（寄存器、計數(shù)器、脈沖發(fā)生器、脈沖整形電路）

A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器目前七頁\總數(shù)一百一十一頁\編于十一點§1.2基本邏輯關(guān)系一、“與”邏輯與邏輯：決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）規(guī)定:

開關(guān)合為邏輯“1”

開關(guān)斷為邏輯“0”

燈亮為邏輯“1”

燈滅為邏輯“0”EFAB邏輯：指事物的前因和后果所遵循的規(guī)律邏輯狀態(tài)：邏輯“真”為“１”，邏輯“假”為“０”基本邏輯關(guān)系：與(and)或(or)非(not)目前八頁\總數(shù)一百一十一頁\編于十一點&ABF邏輯符號：邏輯式：F＝A?B邏輯乘法邏輯與真值表特點:

任0則0,全1則1與邏輯運算規(guī)則：0?0=00?1=01?0=01?1=1EFAB真值表AFB000100010111目前九頁\總數(shù)一百一十一頁\編于十一點二、“或”邏輯AEFB或邏輯：決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）規(guī)定:

開關(guān)合為邏輯“1”

開關(guān)斷為邏輯“0”

燈亮為邏輯“1”

燈滅為邏輯“0”目前十頁\總數(shù)一百一十一頁\編于十一點1ABF邏輯符號：邏輯式：F＝A＋B邏輯加法邏輯或真值表特點：

任1則1,全0則0?；蜻壿嬤\算規(guī)則:0+0=00+1=11+0=11+1=1AEFB真值表AFB000101011111目前十一頁\總數(shù)一百一十一頁\編于十一點三、“非”邏輯“非”邏輯：決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。規(guī)定:

開關(guān)合為邏輯“1”

開關(guān)斷為邏輯“0”

燈亮為邏輯“1”

燈滅為邏輯“0”AEFR目前十二頁\總數(shù)一百一十一頁\編于十一點邏輯符號：邏輯非邏輯反AF0110真值表AEFR真值表特點:1則0，0則1。邏輯式：運算規(guī)則：AF1目前十三頁\總數(shù)一百一十一頁\編于十一點四、幾種常用的邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B都具備，則F不發(fā)生&ABF其他幾種常用的邏輯關(guān)系如下表：目前十四頁\總數(shù)一百一十一頁\編于十一點或非：條件A、B任一具備，則F不發(fā)生1ABF異或：條件A、B有一個具備，另一個不具備則F發(fā)生=1ABF同或：條件A、B相同，則F發(fā)生=1ABF目前十五頁\總數(shù)一百一十一頁\編于十一點基本邏輯關(guān)系小結(jié)&ABFABF≥11FA&ABFABF≥1=1ABF表示式F=ABF=A+BF=ABABFABF國標慣用國外與或非與非或非異或邏輯符號ABFABFAFAFAABFBFABFABFABFABF⊕目前十六頁\總數(shù)一百一十一頁\編于十一點與或非門+ABCDFABCDF&1&目前十七頁\總數(shù)一百一十一頁\編于十一點§1.3邏輯代數(shù)及運算規(guī)則數(shù)字電路要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義。0和1表示兩個對立的邏輯狀態(tài)，不是數(shù)值0和1邏輯變量－具有邏輯屬性的變量邏輯表達式－也可稱作邏輯函數(shù)，描述邏輯自變量和邏輯因變量之間的邏輯關(guān)系目前十八頁\總數(shù)一百一十一頁\編于十一點1.3.1邏輯代數(shù)的基本運算規(guī)則加運算規(guī)則:0+0=0，0+1=1，1+0=1，1+1=1乘運算規(guī)則:0?0=00?1=01?0=01?1=1非運算規(guī)則:目前十九頁\總數(shù)一百一十一頁\編于十一點1.3.2邏輯代數(shù)的運算規(guī)律一、交換律二、結(jié)合律三、分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!目前二十頁\總數(shù)一百一十一頁\編于十一點求證:

（分配律第2條）A+BC=(A+B)(A+C)證明:右邊=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;結(jié)合律,AA=A=A(1+B+C)+BC;結(jié)合律=A?1+BC;1+B+C=1=A+BC;A?1=1=左邊目前二十一頁\總數(shù)一百一十一頁\編于十一點四、吸收規(guī)則1.原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運算規(guī)則可以對邏輯式進行化簡。例如：被吸收吸收是指吸收多余（冗余）項，多余（冗余）因子被取消、去掉

被消化了。長中含短，留下短。目前二十二頁\總數(shù)一百一十一頁\編于十一點2.反變量的吸收：證明：例如：被吸收長中含反，去掉反。字母上面沒有非運算符的叫做原變量有非運算符的叫做反變量目前二十三頁\總數(shù)一百一十一頁\編于十一點五、反演定理可以用列真值表的方法證明：德?摩根(De

?Morgan)定理：目前二十四頁\總數(shù)一百一十一頁\編于十一點反演定理內(nèi)容：將函數(shù)式F中所有的?++?變量與常數(shù)均取反

（求反運算）互補運算1.運算順序：先括號再乘法后加法。2.不是一個變量上的反號不動。注意:用處：實現(xiàn)互補運算（求反運算）。新表達式：F'顯然：(變換時，原函數(shù)運算的先后順序不變)(反函數(shù)，補函數(shù))目前二十五頁\總數(shù)一百一十一頁\編于十一點例題：與或式注意括號注意括號目前二十六頁\總數(shù)一百一十一頁\編于十一點§1.4邏輯函數(shù)的表示法四種表示方法邏輯代數(shù)式

(邏輯表示式,邏輯函數(shù)式)11&&≥1ABY

邏輯電路圖:卡諾圖n個輸入變量種組合。真值表：將邏輯函數(shù)輸入變量取值的不同組合與所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出的表格。目前二十七頁\總數(shù)一百一十一頁\編于十一點將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。n個變量可以有2n個輸入狀態(tài)。1.4.1真值表列真值表的方法：

一般按二進制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。目前二十八頁\總數(shù)一百一十一頁\編于十一點1.4.2邏輯函數(shù)式邏輯代數(shù)式：把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式。也稱為邏輯函數(shù)式，通常采用“與或”的形式。例：與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同的狀態(tài)，沒有數(shù)量的含義。目前二十九頁\總數(shù)一百一十一頁\編于十一點一個邏輯函數(shù)的表達式可以有與或表達式、或與表達式、與非-與非表達式、或非-或非表達式、與或非表達式5種表示形式一種形式的函數(shù)表達式相應(yīng)于一種邏輯電路。盡管一個邏輯函數(shù)表達式的各種表示形式不同，但邏輯功能是相同的目前三十頁\總數(shù)一百一十一頁\編于十一點1.4.3卡諾圖卡諾圖的構(gòu)成：將n個輸入變量的全部最小項用小方塊陣列圖表示，并且將邏輯相鄰的最小項放在相鄰的幾何位置上，所得到的陣列圖就是n變量的卡諾圖。最小項：構(gòu)成邏輯函數(shù)的基本單元。對應(yīng)于輸入變量的每一種組合。變量賦值為1時用該變量表示（原變量）變量賦值為0時用該變量的反來表示（反變量）邏輯相鄰：若兩個最小項只有一個變量以原、反區(qū)別，其他變量均相同，則稱這兩個最小項邏輯相鄰目前三十一頁\總數(shù)一百一十一頁\編于十一點最小項：輸入變量的每一種組合。ABY001011101110AB01010111輸出變量Y的值輸入變量二輸入變量卡諾圖卡諾圖的每一個方塊（最小項）代表一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。目前三十二頁\總數(shù)一百一十一頁\編于十一點1.4.4邏輯圖把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來，就構(gòu)成了邏輯圖。&AB&CD1FF=AB+CD目前三十三頁\總數(shù)一百一十一頁\編于十一點1.4.5邏輯函數(shù)四種表示方式的相互轉(zhuǎn)換一、邏輯電路圖邏輯代數(shù)式BABY=AB+ABABA1&AB&1≥1目前三十四頁\總數(shù)一百一十一頁\編于十一點

二、真值表卡諾圖ABY001011101110二變量卡諾圖真值表AB10101110目前三十五頁\總數(shù)一百一十一頁\編于十一點三、真值表、卡諾圖邏輯代數(shù)式方法：將真值表或卡諾圖中為1的項相加，寫成“與或式”

真值表

ABY001011101110AB01010111AB實際上這是與非門的真值表：

Y＝AB故此邏輯代數(shù)式并非是最簡單的形式，需要化簡ABAB目前三十六頁\總數(shù)一百一十一頁\編于十一點§1.5邏輯函數(shù)的化簡最簡與或式乘積項的項數(shù)最少。每個乘積項中變量個數(shù)最少。邏輯函數(shù)化簡的意義：邏輯表達式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。利用邏輯代數(shù)的基本公式邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。利用卡諾圖化簡卡諾圖適用于輸入變量為3、4個的邏輯代數(shù)式的化簡；化簡過程比公式法簡單直觀。目前三十七頁\總數(shù)一百一十一頁\編于十一點利用邏輯代數(shù)的基本公式例1：反變量吸收提出AB=1提出A目前三十八頁\總數(shù)一百一十一頁\編于十一點例2：反演配項被吸收被吸收利用邏輯代數(shù)的基本公式目前三十九頁\總數(shù)一百一十一頁\編于十一點2.邏輯門電路§2.1概述§2.2門電路的實現(xiàn)§2.3集成電路

§2.4OC門§2.5三態(tài)門目前四十頁\總數(shù)一百一十一頁\編于十一點§2.1概述門電路：實現(xiàn)基本邏輯運算和常用復合邏輯運算的電子電路（邏輯器件）門電路的主要類型：與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”。混合邏輯：輸入用正邏輯、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。一般采用正邏輯負邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。目前四十一頁\總數(shù)一百一十一頁\編于十一點負邏輯門符號畫法在對應(yīng)的輸入端、輸出端上加一個小圓圈O（表示相反的含義）加以區(qū)別小圓圈當作非號，一條線兩端同時加上或消去小圓圈邏輯功能不變一條線上小圓圈從一端可移到另一端，其邏輯功能不變在一個邏輯符號的輸入端和輸出端同時加上（或去掉）小圓圈，并將加小圓圈的門如是與門改為或門，如是或門改為與門，其邏輯功能不變目前四十二頁\總數(shù)一百一十一頁\編于十一點門(電子開關(guān))滿足一定條件時，電路允許信號通過開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過開關(guān)斷開。目前四十三頁\總數(shù)一百一十一頁\編于十一點100VVcc在數(shù)字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對應(yīng)“1”K合------VO輸出低電平，對應(yīng)“0”VOKVccRVV目前四十四頁\總數(shù)一百一十一頁\編于十一點開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB目前四十五頁\總數(shù)一百一十一頁\編于十一點§2.2門電路的實現(xiàn)1.分立元件門電路體積大、工作不可靠需要不同電源各種門的輸入、輸出電平不匹配2.集成電路TTL型門電路輸入和輸出端結(jié)構(gòu)都采用半導體晶體管（TTL：

Transistor-TransistorLogic）優(yōu)點是開關(guān)速度較高，抗干擾能力較強，帶負載的能力也比較強，缺點是功耗較大缺點目前四十六頁\總數(shù)一百一十一頁\編于十一點金屬-氧化物-半導體場效應(yīng)管MOS(Metel-Oxide-SemiconductorFieldEffectTransister)缺點：工作速度比TTL低2.電壓控制元件，靜態(tài)功耗小3.允許電源電壓范圍寬（318V）4.扇出系數(shù)大，抗噪聲容限大優(yōu)點1.工藝簡單，集成度高扇出系數(shù)：與非門電路輸出能夠驅(qū)動同類門的個數(shù)3.集成電路MOS型門電路目前四十七頁\總數(shù)一百一十一頁\編于十一點在一塊半導體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。邏輯門數(shù)10個以下：小規(guī)模集成電路

(SmallScaleIntegration:SSI)邏輯門數(shù)10～99個：中規(guī)模集成電路 （MediumScaleIntegration:MSI

)邏輯門數(shù)100～9999個：大規(guī)模集成電路 （LargeScaleIntegration:LSI

)邏輯門數(shù)10000個以上：超大規(guī)模集成電路 （VeryLargeScaleIntegration:VLSI

)§2.3集成電路IC目前四十八頁\總數(shù)一百一十一頁\編于十一點集成電路的類型

二極管----晶體三極管邏輯門（DTL）集晶體三極管----晶體三極管邏輯門（TTL）成雙極型射極耦合邏輯門（ECL）邏集成注入邏輯門電路（）輯N溝道MOS門(NMOS)門單極型(MOS型)P溝道MOS門(PMOS)

互補MOS門(CMOS)目前四十九頁\總數(shù)一百一十一頁\編于十一點TTL門電路及改進74系列74xx 普通標準TTL74LSxx 低功耗肖特基TTL74Sxx 肖特基TTL(抗飽和)74ALSxx 先進低功耗肖特基TTL74ASxx 先進肖特基TTL74Fxx 高速TTL目前五十頁\總數(shù)一百一十一頁\編于十一點74LS00

4個2輸入與非門74LS20

2個4輸入與非門目前五十一頁\總數(shù)一百一十一頁\編于十一點74LS046個反相器目前五十二頁\總數(shù)一百一十一頁\編于十一點74LS024個2輸入或非門目前五十三頁\總數(shù)一百一十一頁\編于十一點&ABEF&CD&G1&ABEF&CDG

能否“線與”？答案：TTL與非門不允許直接線與集電極開路的邏輯門（OpenCollector)§2.4OC門問題：TTL與非門能否直接線與？目前五十四頁\總數(shù)一百一十一頁\編于十一點OC門可以實現(xiàn)“線與”功能。&&&UCCF1F2F3FRLF=F1F2F3&符號輸出端要接上拉負載電阻RLRL

和UCC

可以外接ABF國標ABF慣用目前五十五頁\總數(shù)一百一十一頁\編于十一點OC門的應(yīng)用實現(xiàn)“線與”邏輯功能實現(xiàn)電平轉(zhuǎn)換例如，把輸出高電平轉(zhuǎn)換為10V時，可將外接的上拉電阻接到10V電源上用做驅(qū)動器用OC門來驅(qū)動指示燈，繼電器和脈沖變壓器等實現(xiàn)總線傳輸目前五十六頁\總數(shù)一百一十一頁\編于十一點正常輸出端有兩種狀態(tài)高電平狀態(tài)低電平狀態(tài)

三態(tài)門具有第三種狀態(tài)高阻狀態(tài)（懸空狀態(tài)、禁止狀態(tài)）輸出阻抗很高（相當于與其他電路無關(guān)）不是高電平，也不是低電平具有一個控制端控制端無效，輸出高阻狀態(tài)§2.5三態(tài)門（TS門）目前五十七頁\總數(shù)一百一十一頁\編于十一點&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表使能端高電平起作用使能端低電平起作用目前五十八頁\總數(shù)一百一十一頁\編于十一點E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路。三態(tài)門的用途工作時，E1、E2、E3分時接入高電平目前五十九頁\總數(shù)一百一十一頁\編于十一點

三態(tài)門(兩輸入與非)

AB&AB&AB國標國外AFEAFAFEAF三態(tài)緩沖器反相器高電平有效反相器低電平有效同相器低電平有效同相器高電平有效目前六十頁\總數(shù)一百一十一頁\編于十一點3.組合邏輯電路§3.1概述§3.2編碼器§3.3譯碼器

§3.4加法器§3.5數(shù)據(jù)選擇器目前六十一頁\總數(shù)一百一十一頁\編于十一點§3.1概述邏輯電路組合邏輯電路時序邏輯電路功能：輸出只取決于當前的輸入。組成：門電路，不存在記憶元件。功能：輸出取決于當前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。目前六十二頁\總數(shù)一百一十一頁\編于十一點組合電路的研究內(nèi)容：分析：設(shè)計：給定邏輯圖得到邏輯功能分析

給定邏輯功能畫出邏輯圖設(shè)計目前六十三頁\總數(shù)一百一十一頁\編于十一點§3.2編碼器所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。n個二進制代碼（n位二進制數(shù)）有2n種不同的組合，可以表示2n個信號。一、二進制編碼器二進制編碼器的作用：將一系列信號狀態(tài)編制成二進制代碼。目前六十四頁\總數(shù)一百一十一頁\編于十一點例：用與非門組成三位二進制編碼器。---八線-三線編碼器設(shè)八個輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表（即真值表），然后寫出邏輯表達式并進行化簡，最后畫出邏輯圖。目前六十五頁\總數(shù)一百一十一頁\編于十一點真值表目前六十六頁\總數(shù)一百一十一頁\編于十一點I1I2I3I4I5I6I7I8&&&F3F2F18-3

編碼器邏輯圖目前六十七頁\總數(shù)一百一十一頁\編于十一點譯碼是編碼的逆過程，即將某二進制翻譯成電路的某種狀態(tài)。一、二進制譯碼器二進制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入——一組二進制代碼譯碼器的輸出——一組高低電平信號§3.3譯碼器目前六十八頁\總數(shù)一百一十一頁\編于十一點&&&&A1A02-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出目前六十九頁\總數(shù)一百一十一頁\編于十一點74LS139的功能表“–”表示低電平有效。目前七十頁\總數(shù)一百一十一頁\編于十一點74LS139管腳圖一片139種含兩個2-4譯碼器目前七十一頁\總數(shù)一百一十一頁\編于十一點例：利用線譯碼器分時將采樣數(shù)據(jù)送入計算機。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線目前七十二頁\總數(shù)一百一十一頁\編于十一點2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)脫離總線目前七十三頁\總數(shù)一百一十一頁\編于十一點3位二進制譯碼器真值表輸入：3位二進制代碼輸出：8個互斥的信號目前七十四頁\總數(shù)一百一十一頁\編于十一點邏輯表達式邏輯圖電路特點：與門組成的陣列目前七十五頁\總數(shù)一百一十一頁\編于十一點集成二進制譯碼器74LS138A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當G1＝1、時，譯碼器處于工作狀態(tài)；當G1＝0、時，譯碼器處于禁止狀態(tài)。目前七十六頁\總數(shù)一百一十一頁\編于十一點真值表輸入：自然二進制碼輸出：低電平有效目前七十七頁\總數(shù)一百一十一頁\編于十一點11011001+舉例：A=1101,B=1001，計算A+B。011010011加法運算的基本規(guī)則：(1)逢二進一。(2)最低位是兩個數(shù)最低位的疊加，不需考慮進位。(3)其余各位都是三個數(shù)相加，包括被加數(shù)、加數(shù)和低位來的進位。(4)任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。用半加器實現(xiàn)用全加器實現(xiàn)§3.4加法器目前七十八頁\總數(shù)一百一十一頁\編于十一點一、半加器半加運算不考慮從低位來的進位設(shè)：A---加數(shù)；B---被加數(shù)；S---本位和；C---進位真值表目前七十九頁\總數(shù)一百一十一頁\編于十一點邏輯圖半加器(HA)AiBiCiSi邏輯符號=1&ABSC慣用符號∑AiBiSiCi+1國標符號CO目前八十頁\總數(shù)一百一十一頁\編于十一點二、全加器：輸入：Ai---加數(shù)；Bi---被加數(shù)；Ci---低位的進位輸出：Si---本位和；Ci+1---進位真值表邏輯符號全加器(FA)AiBiCiSiCi+1慣用符號AiBiCiSiCi+1CICO∑國標符號目前八十一頁\總數(shù)一百一十一頁\編于十一點從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器，又叫多路開關(guān)，簡稱MUX（Multiplexer）控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。A0A1D3D2D1D0W§3.5數(shù)據(jù)選擇器目前八十二頁\總數(shù)一百一十一頁\編于十一點一位數(shù)據(jù)選擇器：從n個一位數(shù)據(jù)中選擇一個數(shù)據(jù)。m位數(shù)據(jù)選擇器：從n個m位數(shù)據(jù)中選擇一個數(shù)據(jù)。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四二選一選擇器n=2,m=4目前八十三頁\總數(shù)一百一十一頁\編于十一點四選一集成數(shù)據(jù)選擇器74LS153功能表控制端：為或，低電平有效。選擇端A1A0

：為兩個4選1數(shù)據(jù)選擇器共用。其中目前八十四頁\總數(shù)一百一十一頁\編于十一點4.時序邏輯電路§4.1概述§4.2基本RS觸發(fā)器§4.3常用觸發(fā)器

§4.4寄存器和計數(shù)器§4.5PLD簡介目前八十五頁\總數(shù)一百一十一頁\編于十一點時序電路的特點：具有記憶功能。在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來的狀態(tài)有關(guān)者，都叫做時序邏輯電路，簡稱時序電路。組合邏輯電路存儲功能............XYZW§4.1概述時序電路的基本單元：觸發(fā)器。目前八十六頁\總數(shù)一百一十一頁\編于十一點觸發(fā)器的功能：形象地說，它具有“一觸即發(fā)”的功能。在輸入信號的作用下，它能夠從一種狀態(tài)(0或1)轉(zhuǎn)變成另一種狀態(tài)(1或0)。觸發(fā)器的特點：有記憶功能的邏輯部件。輸出狀態(tài)不只與現(xiàn)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)。觸發(fā)器的分類：按功能分：有R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型等；按觸發(fā)方式劃分：有電平觸發(fā)方式、主從觸發(fā)方式和邊沿觸發(fā)方式。目前八十七頁\總數(shù)一百一十一頁\編于十一點兩個輸入端§4.2基本RS觸發(fā)器&a&b反饋兩個輸出端反饋正是由于引入反饋，才使電路具有記憶功能!目前八十八頁\總數(shù)一百一十一頁\編于十一點輸入RD=0,SD=1時若原狀態(tài)：11001010輸出仍保持：&a&b若原狀態(tài)：01111010輸出變?yōu)椋褐谩?”！&a&b目前八十九頁\總數(shù)一百一十一頁\編于十一點輸入RD=1,SD=0時若原狀態(tài)：10101001輸出變?yōu)椋?a&b若原狀態(tài)：00110101輸出保持：&a&b置“1”！目前九十頁\總數(shù)一百一十一頁\編于十一點輸入RD=1,SD=1時若原狀態(tài)：10111001輸出保持原狀態(tài)：若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b&a&b保持！目前九十一頁\總數(shù)一百一十一頁\編于十一點輸入RD=0,SD=0時0011輸出：全是1注意：當RD、SD同時由0變?yōu)?時，翻轉(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。因此，該狀態(tài)為不定狀態(tài)。&a&b基本觸發(fā)器的功能表RDSDQ11011000保持原狀態(tài)0110不定狀態(tài)復位端置位端邏輯符號目前九十二頁\總數(shù)一百一十一頁\編于十一點1.觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補。一般定義Q為觸發(fā)器的狀態(tài)。2.在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負脈沖，使Q＝1，SD稱為“置位”或“置1”端。RD端加入負脈沖，使Q＝0，RD稱為“復位”或“清0”端。小結(jié)目前九十三頁\總數(shù)一百一十一頁\編于十一點同步RS觸發(fā)器QQRDSDabRDSDcdRSCP“同步”的含義：由時鐘CP決定R、S能否對輸出端起控制作用。直接清零端直接置位端輸出端輸入端RDSDRSCQ目前九十四頁\總數(shù)一百一十一頁\編于十一點QQRDSDabRDSDcdRSCP直接清零端直接置位端直接清零端、置位端的處理：平時常為1平時常為1目前九十五頁\總數(shù)一百一十一頁\編于十一點紅色線無圓圈表示：“高電平有效”，即“只有在時鐘CP＝1時，它才表現(xiàn)出應(yīng)有的邏輯功能；如果CP＝0，輸出端Q則保持原狀態(tài)”QQRDSDRSC邏輯符號邏輯符號綠色線有一個圓圈，表示：“低電平有效”，即“只有在時鐘CP＝0時，它才表現(xiàn)出應(yīng)有的邏輯功能；如果CP＝1，輸出端Q則保持原狀態(tài)”QQRDSDRSC目前九十六頁\總數(shù)一百一十一頁\編于十一點R–S觸發(fā)器的電路結(jié)構(gòu)演變過程由兩個與非門構(gòu)成基本R－S觸發(fā)器由四個與非門構(gòu)成同步R－S觸發(fā)器由九個與非門構(gòu)成主從R－S觸發(fā)器公共結(jié)構(gòu)讓其接受時鐘控制克服空翻目前九十七頁\總數(shù)一百一十一頁\編于十一點§4.3常用觸發(fā)器功能表CPDQD觸發(fā)器的輸出波形邏輯符號RDSDDCQ結(jié)論：Qn+1=D1.D觸發(fā)器（D鎖存器）目前九十八頁\總數(shù)一百一十一頁\編于十一點觸發(fā)器的觸發(fā)方式觸發(fā)方式？研究翻轉(zhuǎn)時刻與時鐘脈沖間的關(guān)系電位觸發(fā)方式電位觸發(fā)正電位觸發(fā)負電位觸發(fā)CP=1期間翻轉(zhuǎn)CP=0期間翻轉(zhuǎn)目前九十九頁\總數(shù)一百一十一頁\編于十一點邊沿觸發(fā)方式為了免除CP=1期間輸入控制電平不許改變的限制，可采用邊沿觸發(fā)方式。其特點是：觸發(fā)器只在時鐘跳轉(zhuǎn)時發(fā)生翻轉(zhuǎn)，而在CP＝1或CP＝0期間，輸入端的任何變化都不影響輸出如果翻轉(zhuǎn)發(fā)生在上升沿就叫“上升沿觸發(fā)”或“正邊沿觸發(fā)”。如果翻轉(zhuǎn)發(fā)生在下降沿就叫“下降沿觸發(fā)”或“負邊緣觸發(fā)”目前一百頁\總數(shù)一百一十一頁\編于十一點邊沿觸發(fā)的D觸發(fā)器功能表正沿觸發(fā)觸發(fā)方式在邏輯符號中的表示：CQ負沿觸發(fā)CQ正沿觸發(fā)DD目前一百零一頁\總數(shù)一百一十一頁\編于十一點功能表JK觸發(fā)器的功能小結(jié)：1.當J=0、K=0時，具有保持功能；2.當J=1、K=1時，具有翻轉(zhuǎn)功能；3.當J=0、K=1時，具有復位功能；4.當J=1、K=0時，具有置位功能。邏輯符號RDSDCQKJ2.JK觸發(fā)器目前一百零二頁\總數(shù)一百一十一頁\編于十一點§4.4寄存器1數(shù)碼寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)寄