微型計(jì)算機(jī)原理與應(yīng)用第四章

微型計(jì)算機(jī)原理與應(yīng)用第四章課件第1頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.1半導(dǎo)體存儲(chǔ)器概述CPUCACHE主存（內(nèi)存）輔存（外存）存儲(chǔ)器是用來(lái)存儲(chǔ)微型計(jì)算機(jī)工作時(shí)使用的信息（程序和數(shù)據(jù)）的部件，正是因?yàn)橛辛舜鎯?chǔ)器，計(jì)算機(jī)才有信息記憶功能。越靠近CPU的存儲(chǔ)器速度越快而容量越小。第2頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月兩大類——內(nèi)存、外存內(nèi)存——存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪問(wèn)。通常由半導(dǎo)體存儲(chǔ)器構(gòu)成RAM、ROM外存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問(wèn)。通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤。第3頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月寄存器組高速緩存Cache系統(tǒng)主存儲(chǔ)器硬盤Cache磁盤存儲(chǔ)器磁帶存儲(chǔ)設(shè)備光盤存儲(chǔ)設(shè)備存儲(chǔ)器分級(jí)組成在CPU內(nèi)部的通用寄存器集成度小的靜態(tài)RAM簡(jiǎn)稱內(nèi)存，用于存放運(yùn)行的程序和數(shù)據(jù)紅區(qū)為半導(dǎo)體存儲(chǔ)器綠區(qū)其它介質(zhì)存儲(chǔ)器第4頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些半導(dǎo)體器件組成。如觸發(fā)器、MOS管的柵極電容等。能存放一位二進(jìn)制數(shù)的器件稱為一個(gè)存儲(chǔ)元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。第5頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.1.1半導(dǎo)體存儲(chǔ)器的分類按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失詳細(xì)分類，請(qǐng)看圖示第6頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細(xì)展開(kāi)，注意對(duì)比第7頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月讀寫存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失第8頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改；PROM：允許一次編程，此后不可更改；EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程；EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫；FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除。第9頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月半導(dǎo)體存儲(chǔ)器的主要指標(biāo)容量：每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。存儲(chǔ)器容量＝單元數(shù)×數(shù)據(jù)線位數(shù)（1、4或8位）例：Intel2114芯片的容量為1K×4位，Intel6264芯片為8K×8位。存取速度：從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)需要的時(shí)間。第10頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.1.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

片選和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作第11頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.1.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)第12頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù);存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N

＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)M：芯片的地址線根數(shù);

N：芯片的數(shù)據(jù)線根數(shù)。第13頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)第14頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月雙譯碼存儲(chǔ)器結(jié)構(gòu)第15頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月③片選和讀寫控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作；輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出；該控制端對(duì)應(yīng)系統(tǒng)的讀控制線；寫WE*控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中；該控制端對(duì)應(yīng)系統(tǒng)的寫控制線。第16頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.2隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM6116SRAM6264動(dòng)態(tài)RAMDRAM2164第17頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.2.1靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）；每個(gè)存儲(chǔ)單元具有一個(gè)地址。第18頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月六管靜態(tài)RAM存儲(chǔ)單元6個(gè)MOS管組成；T1~T4管組成雙穩(wěn)態(tài)解發(fā)器；T1、T2放大管；T3、T4負(fù)載管；T5、T6控制管；存取速度快、集成度小、功耗大；6116（2K×8位）6264（8K×8位）靜態(tài)RAM的基本電路第19頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月SRAM芯片6116讀出邏輯：CS*=0,OE*=0,WE*=1寫入邏輯：CS*=0,OE*=1,WE*=0高阻：CS*＝1第20頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月SRAM芯片6116有2K×8位=16384個(gè)存儲(chǔ)位，2K表示芯片內(nèi)的地址有11位（A0~A10），8位表示一個(gè)單元有8個(gè)二進(jìn)制位；芯片內(nèi)有128×128的存儲(chǔ)單元矩陣。它有11條地址線，7條用于行地址譯碼，4條用于列地址譯碼，每條列地址譯碼線控制8個(gè)基本存儲(chǔ)單元（128×16×8）；6116芯片的工作方式：第21頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第22頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.2.2動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容；必須配備“讀出再生放大電路”進(jìn)行刷新；每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新；每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位；許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣；DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位；需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元；每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址。第23頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月動(dòng)態(tài)RAM的基本單元?jiǎng)討B(tài)RAM是以MOS管柵極電容是否充有電荷來(lái)存儲(chǔ)信息；由于只用一個(gè)管子，所以功耗很低，存儲(chǔ)容量可做得很大。它是由T1管和寄生電容Cs組成的。

①讀操作時(shí)，地址譯碼電路使某條字選擇線為高電平，T1管導(dǎo)通，則存儲(chǔ)在Cs上的信息通過(guò)T1管送到D線上，再通過(guò)放大，即可得到存儲(chǔ)的信息。第24頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月動(dòng)態(tài)RAM的基本單元②寫操作時(shí)，使字選線上為高電平，T1管導(dǎo)通，待寫入的信息由位線D（數(shù)據(jù)線）存入Cs。Cs上的信息被讀出后，其寄存的電壓由0.2V下降為0.1V，所以這是一種破壞性讀出，讀出后必須重寫。③刷新操作。由于電容上的信息隨時(shí)間增加慢慢消失所以這種存儲(chǔ)單元必須定期刷新，以保持他所存的信息。刷新操作實(shí)際上也是一次讀操作。不過(guò)這時(shí)信息并不讀到數(shù)據(jù)線上。目前計(jì)算機(jī)的內(nèi)存大多采用這種單管的動(dòng)態(tài)存儲(chǔ)器。第25頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109第26頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月DRAM芯片2164內(nèi)部結(jié)構(gòu)第27頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.3只讀存儲(chǔ)器EPROMEPROM2764EEPROMEEPROM2817AEEPROM2864A第28頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.3.1EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫入信息0第29頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月DSSiO2GN襯底24VP+P+++浮柵MOSDS浮柵管字線位線輸出位線Vcc存儲(chǔ)原理第30頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615第31頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖第32頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.3.2E2PROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線第33頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615第34頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615第35頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.4半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口第36頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.4.1存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線第37頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)；全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連；若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)；利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位；這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”。第38頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月位擴(kuò)充多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱為“芯片組”第39頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連；尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”。第40頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月3.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍；進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址；這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)；這種擴(kuò)充簡(jiǎn)稱為“字?jǐn)U充”。第41頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月字?jǐn)U充第42頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”第43頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象；原因：有些高位地址線沒(méi)有用、可任意；使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”；例如：00000H～07FFFH；選取的原則：高位地址全為0的地址。高位地址譯碼才更好第44頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月⑴譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程；譯碼電路可以使用門電路組合邏輯；譯碼電路更多的是采用集成譯碼器；常用的2:4譯碼器74LS139；常用的3:8譯碼器74LS138；常用的4:16譯碼器74LS154。第45頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月⑵全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多示例第46頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13第47頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月⑶部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)示例第48頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH第49頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用示例第50頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用第51頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線；在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）；對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用。第52頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.存儲(chǔ)芯片的讀寫控制芯片OE*與系統(tǒng)的讀命令線相連：當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開(kāi)放并驅(qū)動(dòng)數(shù)據(jù)到總線；芯片WE*與系統(tǒng)的寫命令線相連：當(dāng)芯片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片。第53頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月4.4.2存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問(wèn)題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件；存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合。第54頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月1.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限；單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)；雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)。第55頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月2.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求；如果不能滿足：考慮更換芯片；總線周期中插入等待狀態(tài)TW。切記：時(shí)序配合是連接中的難點(diǎn)第56頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月將6116SRAM放在8088CPU最低地址（00000H~007FFH）分析：地址變化情況參加片內(nèi)譯碼參加片外譯碼例題1第57頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月A0~A10CPUCSA11A196116…第58頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月將IBM-PC機(jī)（8086CPU）的內(nèi)存容量擴(kuò)展64KB，并將地址安排在60000H開(kāi)始的地址中。解：

1）芯片選擇*選SRAM6264（8K8）；*芯片數(shù)量64K÷8K=8片。

2）地址分配確定地址空間為60000H~6FFFFH。每?jī)善?264占一個(gè)連續(xù)空間，可劃分地址空間為4個(gè)區(qū)域。

3）系統(tǒng)連接例題2第59頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月地址分配表第60頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月D0~D7D8~D15A1~A13Y0Y1Y2Y3G1G2AG2BCBA3:8譯碼器A0BHEA18A17A16A15A14RDWRD0~D15M/IOA198086CPUM3M1M2M4M0M7M6M5A0~A12CSWEOED0~D7第61頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月本章小節(jié)1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2.熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3.掌握SRAM2116、DRAM2164、EPROM2764、EEPROM2817A的引腳功能；4.掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理（譯碼方法）。第62頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月本章作業(yè)4-1；4-2；4-9；第63頁(yè)，課件共75頁(yè)，創(chuàng)作于2023年2月本章作業(yè)補(bǔ)充題：某系統(tǒng)的I/O地址譯碼如下圖所示，試確定端口＃1到端口＃7的尋址范圍。第64頁(yè)，課件