計(jì)算機(jī)組成與結(jié)構(gòu)(性能設(shè)計(jì))總結(jié)

第一章:1.whatisthecomputerarchitecture計(jì)算機(jī)體系結(jié)構(gòu)是那些對(duì)程序員可見(jiàn)的系統(tǒng)屬性，換句話說(shuō)，這些屬性直接影響到程序2.whatisthecomputerorganization計(jì)算機(jī)組成是實(shí)現(xiàn)結(jié)構(gòu)規(guī)范的操作單元以及其相互連接。組成的屬性包括那些對(duì)程序員可見(jiàn)的硬件細(xì)節(jié)，如控制信號(hào)、計(jì)算機(jī)和外設(shè)的接口以及儲(chǔ)存器使用的技術(shù)。3.whatisthestructur分層性質(zhì)的系統(tǒng)。是由一系列互相關(guān)聯(lián)的子系統(tǒng)，每個(gè)子系統(tǒng)又在結(jié)構(gòu)上分層，直到分成我們所能達(dá)到的一些基本子系統(tǒng)的最低級(jí)。4.whatarethefunctionsofacomputer---處理數(shù)據(jù)(Dataprocessing)---數(shù)據(jù)的儲(chǔ)存(Datastorage)---數(shù)據(jù)傳送(Datamovement)---對(duì)之前的三種功能進(jìn)行控制(Control)。5.describetheprincipalelementsofacomputer---中央處理器（CPU）---主儲(chǔ)存器---I/O---系統(tǒng)6.describetheprincipalelementsofaCPU---控制單元---算術(shù)邏輯單元（ALU）---寄存器---CPU內(nèi)部互連1.DescribethestructureofvonNuemannmachine:2.DescribetheStoredProgramconcept以通過(guò)在儲(chǔ)存器中讀取程序來(lái)獲取指令，而且通過(guò)設(shè)置一部分儲(chǔ)存器的值就可以編寫(xiě)和3.Describemoore’s摩爾定律指的是單芯片上所能包含的晶體管數(shù)量每年翻一番，并且這種態(tài)勢(shì)在不遠(yuǎn)的將來(lái)還會(huì)一直走下去。4.Describethewaystospeedupthemicroprocessor---流水線技術(shù)---加入cache，L1&L2cache---通過(guò)增加新的電路，減小電路間的距離來(lái)提高速度，使得性能提高---Branchprediction（轉(zhuǎn)移預(yù)測(cè)）---Dataflowanalysis（數(shù)據(jù)流分析）---Speculativeexecution（1.DescribethreekeyofvonNeumannarchitecture---數(shù)據(jù)和指令儲(chǔ)存在單一的“讀、寫(xiě)儲(chǔ)存器”中---儲(chǔ)存器的內(nèi)容通過(guò)位置尋址，而不關(guān)心儲(chǔ)存在其中的數(shù)據(jù)類(lèi)型---以順序的形式從一條指令到下一條指令的（除非有明確2.Programconcept:---Asequenceofsteps---foreachsteps,anarithmeticorlogicaloperationisdone.---foreachoperation,adifferentsetofcontrolADD,MOVE)3.ComputerComponents---中央控制單元（CPU）---I/O部件---主存（存放暫時(shí)的代碼和結(jié)果）4.多重中斷的處理方法：禁止中斷和定義優(yōu)先級(jí)5.三種系統(tǒng)總線結(jié)構(gòu)：數(shù)據(jù)總線，地址總線，控制總線。儲(chǔ)存器性能（memoryperformance）:存取時(shí)間，周期時(shí)間，傳輸率。---主板內(nèi)寄存器---主板外儲(chǔ)存器（RAM）內(nèi)存---離線存儲(chǔ)器每位價(jià)格下降；容量增大；存取時(shí)間變長(zhǎng)；處理器訪問(wèn)存儲(chǔ)器的頻率降低。Localityofreference(儲(chǔ)存器引用、訪問(wèn)的局部性)MappingFunction(映射功能)命中率低---全相聯(lián)映射：全相聯(lián)映射克服了直接映射的缺點(diǎn)，它允許每一個(gè)主存塊裝入cache中的任意行。命中率最高，成本也高。---組相聯(lián)映射：中和了直接映射的和全相聯(lián)映射的優(yōu)點(diǎn)。---最近最少使用的被替換---先進(jìn)先出---最不常用---隨機(jī)缺點(diǎn)是產(chǎn)生了大量的儲(chǔ)存通信量，可能引起瓶頸問(wèn)題。DRAM：利用電容充電來(lái)儲(chǔ)存數(shù)據(jù)，位元中的電容有、無(wú)電荷分別代表二進(jìn)制的1或0.需要周期地充電刷新來(lái)維持?jǐn)?shù)據(jù)的儲(chǔ)存。---DRAM位元小且電路簡(jiǎn)單---DRAM密度高且價(jià)格低---DRAM要求有支持刷新的電路---SRAM速度快，用于cache，DRAM用于住儲(chǔ)存器---主要功能或需求分為控制和定時(shí),處理器通信,設(shè)備通信,數(shù)據(jù)緩沖,檢錯(cuò)幾種.如果設(shè)備運(yùn)轉(zhuǎn)正常，并準(zhǔn)備就緒，則處理器通過(guò)向I/O模塊發(fā)出一條命令，請(qǐng)求數(shù)據(jù)傳送。編址方式---儲(chǔ)存器映射式I/O：儲(chǔ)存單元和I/O設(shè)備有單一的地址空間。處理器將I/O模塊的狀態(tài)和數(shù)據(jù)寄存器看成儲(chǔ)存單元一樣對(duì)待，使用相同的機(jī)器指令來(lái)訪問(wèn)儲(chǔ)存器和I/O設(shè)備。---分離式I/O：讓總線即有儲(chǔ)存器的讀線和寫(xiě)線，同時(shí)也有輸入和輸出的命令線。整數(shù)表示(9.2)符號(hào)-幅值表示法(9.2.1)不同位長(zhǎng)之間的轉(zhuǎn)換(9.2.3)符號(hào)位變?yōu)橄喾磿r(shí)才出現(xiàn)上溢。無(wú)符號(hào)位的整數(shù)乘法浮點(diǎn)數(shù)表示機(jī)器指令要素：---操作碼---源操作數(shù)引用---結(jié)果操作數(shù)引用-存或虛存---處理器寄存器---立即數(shù)---I/O設(shè)備ADD加SUB減MUL乘DIV除LOAD由儲(chǔ)存器數(shù)據(jù)處理:算數(shù)和邏輯指令;數(shù)據(jù)儲(chǔ)存:儲(chǔ)存器指令;數(shù)據(jù)傳送:I/O指令;控制：測(cè)試和分支（branch）指令。有單地址指令，兩地址指令，三地址指令三種方式。器提供一個(gè)操作數(shù)，且結(jié)果被保存回累加器。---立即尋址：殉職的最簡(jiǎn)單的形式是立即尋址。優(yōu)點(diǎn)：除了取指指令外，獲得操作數(shù)不要址字段的長(zhǎng)度，而在大多數(shù)指令集中此字段長(zhǎng)度與子長(zhǎng)度相比是比較短的。---直接尋址：只要求一次儲(chǔ)存器訪問(wèn)，而且不需要為生成地址的專(zhuān)門(mén)計(jì)算。不足是只能提需要兩次訪問(wèn)儲(chǔ)存器，第一次為了得到地址，第二次才是得到它的值。---寄存器尋址：類(lèi)似于直接尋址。唯一的不同是地址字段指的是寄存器而不是一個(gè)主存地址---寄存器間接尋址：類(lèi)似于間接尋址。兩種情況唯一的不同是，地址字段指的是儲(chǔ)存器位指令周期:---取址:將下一條指令由儲(chǔ)存器讀入CPU---執(zhí)行:解釋操作碼并完成指定的操作---中斷:若中斷是允許的并且有中斷發(fā)生,則保存當(dāng)前進(jìn)程的狀態(tài)并為此中斷流水線策略：對(duì)處理進(jìn)行如下分解---取指令(FI)---譯碼指令(DI)---計(jì)算操作數(shù)(CO)---取操作數(shù)(FO)---執(zhí)行指令(EI)---寫(xiě)操作數(shù)(WO)寫(xiě)后讀相關(guān)性也是真相關(guān)讀后寫(xiě)也是反相關(guān)寫(xiě)后寫(xiě)是輸出相關(guān)處理分支指令方法:---多個(gè)指令流---預(yù)取分支目標(biāo)---循環(huán)緩沖器---分支預(yù)測(cè)---延遲分支多個(gè)指令流:復(fù)制流水線的開(kāi)始部分,并允許流水線同時(shí)取這兩條指令,使用兩個(gè)指令流.帶來(lái)的問(wèn)題有1.使用多個(gè)流水線,會(huì)對(duì)有寄存器和儲(chǔ)存器訪問(wèn)的競(jìng)爭(zhēng)延遲.2.在原先的分支判斷還沒(méi)有解決之前,可能又有另外的分支指令進(jìn)入流水線.預(yù)取分支目標(biāo):識(shí)別出一個(gè)條件分支指令時(shí),除了取此分支指令之后的指令外,分支目標(biāo)出的指令也被取來(lái).這個(gè)目標(biāo)被保存直到分支指令被執(zhí)行.若是分支發(fā)生,則目標(biāo)已經(jīng)被預(yù)取來(lái)緩沖儲(chǔ)存器:取址階段維護(hù)的一個(gè)小的但極高速的儲(chǔ)存器,含有n條最近順序取來(lái)的指令.若一個(gè)轉(zhuǎn)移將要發(fā)生,硬件首先檢查轉(zhuǎn)移目標(biāo)是否在此緩沖器中.若是,則下一條指令由此緩沖器取得.非常適合循環(huán)或迭代.分支預(yù)測(cè):預(yù)測(cè)絕不發(fā)生,預(yù)測(cè)總是發(fā)生,依操作碼預(yù)測(cè),發(fā)生/不發(fā)生切換,轉(zhuǎn)移歷史表.延遲分支:改進(jìn)流水性能的另一可能方法是自動(dòng)重排程序中的指令,這樣可以把一條分支指令移到實(shí)際所期望的位置之后.計(jì)算機(jī)誕生以來(lái)主要的進(jìn)步有：---系列概念(familyconcept)---微程序式控制器(microprogrammedcontrolunit)---高速緩存存儲(chǔ)器(cachememory)---流水(pipelining)---多個(gè)處理器(multipleprocessors)---精簡(jiǎn)指令集計(jì)算機(jī)（RISC）結(jié)構(gòu)RISCCharacteristics?RegistertoregisteropRISCvCISCphilosophiesCISCCISC(復(fù)雜指令集計(jì)算機(jī))和RISC(精簡(jiǎn)指令集計(jì)算機(jī))是當(dāng)前CPU的兩種架構(gòu)。它們的區(qū)別在于不同的CPU設(shè)計(jì)理念和方法。早期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少雖然它們都是試圖在到高效的目的，但采用的方法不同，因此，在很多方面差異很大，它們主要有：簡(jiǎn)單高效的特色。對(duì)不常用的功能，常通過(guò)組合指令來(lái)完成。因此，在RISC機(jī)器上實(shí)現(xiàn)特殊功能時(shí)，效率可能較低。但可以利用流水技術(shù)和超標(biāo)量技術(shù)加以改進(jìn)和彌補(bǔ)。而CISC計(jì)算機(jī)的指令系統(tǒng)比較豐富，有專(zhuān)用指令來(lái)完成特定的功能。因此，處理特殊任務(wù)效率較高。操作指令多，操作直接。（3）程序：RISC匯編語(yǔ)言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能時(shí)程序復(fù)雜，98年Cyrix生產(chǎn)的“CPU”條指令執(zhí)行結(jié)束后響應(yīng)中斷。（5）CPU：RISCCPU包含有較少的單元電路，因而面積小、功耗低；而CISCCPU包含有豐富的電路單元，因而功能強(qiáng)、面積大、功耗大。（6）設(shè)計(jì)周期：RISC微處理器結(jié)構(gòu)簡(jiǎn)微處理器結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，實(shí)現(xiàn)特殊功能容易。（8）應(yīng)用范圍：由于RISC指令系統(tǒng)的確定與特定的應(yīng)用領(lǐng)域有關(guān)，故RISC機(jī)器更適合于專(zhuān)用機(jī)；而CISC機(jī)器則更適合于通用機(jī)。RISC流水線技術(shù)指令周期有兩個(gè)階段:---I：取指令---E：執(zhí)行對(duì)于裝載和保護(hù)操作需要三個(gè)階段：---I：取指令---E：執(zhí)行（計(jì)算存儲(chǔ)器地址）---儲(chǔ)存（寄存器到儲(chǔ)存器或儲(chǔ)存器到寄存器操作）---E1：寄存器組讀---E2：ALU操作和寄存器寫(xiě)流水線的優(yōu)化：1.延遲分支：它利用了分支指令直到下面一條指令之后才產(chǎn)生影響的這一天特點(diǎn)，在分支指令之后安排一條有用指令來(lái)替代僅為延遲的空操作。2.循環(huán)展開(kāi)：通過(guò)以下方法來(lái)提高性能的---降低循環(huán)開(kāi)銷(xiāo)---通過(guò)提升流水線性能來(lái)提高指什么是超標(biāo)量---在不同流水線中獨(dú)立執(zhí)行指令的能力---對(duì)RISC和CISC同樣適用---限制：指令級(jí)并行性：指的是程序指令能并行執(zhí)行的程度。---真實(shí)數(shù)據(jù)相關(guān)性：寫(xiě)后讀相關(guān)性---反相關(guān)性：讀后寫(xiě)相關(guān)性---輸出相關(guān)性：寫(xiě)后寫(xiě)相關(guān)性---過(guò)程相關(guān)性：分支（發(fā)生或不發(fā)生轉(zhuǎn)移）之后的指令有對(duì)分支指令的過(guò)程相關(guān)性，而且直到分支指令被執(zhí)行之前它們不能去執(zhí)行?？偩€、寄存器組端口和功能單元（如ALU加法器）按序發(fā)射按序完成：嚴(yán)格的按照順序執(zhí)行的那個(gè)順序發(fā)射指令，并以同樣的順序?qū)懡Y(jié)果。---硬件技術(shù)---編譯器優(yōu)化技術(shù)提高性能的三種硬件技術(shù)：資源復(fù)制、亂序發(fā)射和重命名。沒(méi)有寄存器重命名而添加功能單元可能不會(huì)很有價(jià)值。存器值產(chǎn)生時(shí)（即當(dāng)一條以寄存器為目標(biāo)操作數(shù)的指令執(zhí)行時(shí)一個(gè)新寄存器分配給那個(gè)RISC-DelayedBranch?Calculateresultofbranchbeforeunusableinstructionspre-fetched?Alwaysexecutesingleinstructionimmediatelyfollowingbranch?Keepspipelinefullwhilefetchingnewinstructionstream?NotasgoodforsuperscalarMultipleinstructionsneedtoexecuteindelayslotInstructiondependenceproblems?ReverttobranchpredictionSuperscalarImplementation?Simultaneouslyfetchmultipleinstructionsinvolvingregisterva?Mechanismstocommun?Resourcesforpara?Mechanismsforcommittingprocess指令周期由更短的子周期（如取址、間接、執(zhí)行、中斷）組成。每個(gè)子周期的完成又涉及一---儲(chǔ)存器緩沖寄存器（MBR連接到系統(tǒng)總線的數(shù)據(jù)線。它存放將被存入內(nèi)存的值或最近---程序計(jì)數(shù)器（PC保存待取的下一條指令的地址。---指令寄存器（IR保存最近取來(lái)的指令。位里去讀、寫(xiě)同一個(gè)寄存器，茍澤結(jié)果是不可預(yù)料的。執(zhí)行周期e.g.ADDR1,X-addthecontentsoflocationXtoRegister1,resultinR1而微程序控制器的譯碼器和定序邏輯單元式很簡(jiǎn)單的邏輯電路。如此，由于它的易實(shí)現(xiàn)性，使微程序設(shè)計(jì)成為當(dāng)今CISC控制器的主導(dǎo)技術(shù)。而對(duì)于RISC硬布線控制器與微程序控制器的對(duì)比CISCCISC更適于采用微程序控制，而RISC更適于采用硬布線控制邏輯。本質(zhì)的區(qū)別。對(duì)于實(shí)現(xiàn)相同的一條指令，不管是采用硬布線控制還是采用微程序控制技術(shù)，都可以采用多種邏輯設(shè)計(jì)方案，導(dǎo)致了各種不同的控制器在具體實(shí)現(xiàn)方法和手段上的區(qū)別，性能差異。硬布線控制與微程序控制的主要區(qū)別歸納為如下方面：微程序控制器的控制功能是在存放微程序存儲(chǔ)器和存放當(dāng)前正在執(zhí)行的微指令的寄存在同樣的半導(dǎo)體工藝條件下，微程序控制的速度比硬布線控制的速度低，因?yàn)閳?zhí)行每條微程序指令都要從控制存儲(chǔ)器中讀取，影響了速度；而硬布線控制邏輯主要取決于電路延時(shí)，因而在超高速機(jī)器中，對(duì)影響速度的關(guān)鍵部分如核心部件CPU，往往采用硬布線邏輯用硬布線邏輯電路單地址得到下一地址的來(lái)源是：---地址字段---指令寄存器代碼---下一順序地址數(shù)據(jù)流（MISD）---多指令多數(shù)據(jù)流（MIMD）對(duì)稱多處理器（SMP）優(yōu)點(diǎn)：---性能:如果可以對(duì)一臺(tái)計(jì)算機(jī)完成的工作進(jìn)行組織，使得某比，將產(chǎn)生更高的性能。---可用性：在一個(gè)功能，故單個(gè)處理器的故障不會(huì)造成系統(tǒng)的停機(jī)，系統(tǒng)可以在性能降低的情況下繼續(xù)運(yùn)行。供一個(gè)產(chǎn)品范圍，它們基于系統(tǒng)中配置的處理器數(shù)目不同而有不同的價(jià)格和性能特征。1.尋址：必須能區(qū)別總線上各模塊，以確定數(shù)據(jù)的源和目標(biāo)競(jìng)爭(zhēng)請(qǐng)求進(jìn)行仲裁，這可使用某種類(lèi)型的優(yōu)先級(jí)策略起它的操作直到當(dāng)前的總線訪問(wèn)被完成。Simplestform?Structureandinterfacesimilartosingleprocessorsystem?FollowingfeaturesprovidedoAddressing-distinguishmodulesonbusoArbitration-anymodulecanbetemporarymasteroTimesharing-ifonemodulehasthebus,othersmustwaitandmayhavetosuspend?MultipleprocessorsaswellasmultipleI/Omodulesattemptingtogainaccesstooneormorememorymodul