集成電路工藝試驗(yàn)課件_第1頁(yè)
集成電路工藝試驗(yàn)課件_第2頁(yè)
集成電路工藝試驗(yàn)課件_第3頁(yè)
集成電路工藝試驗(yàn)課件_第4頁(yè)
集成電路工藝試驗(yàn)課件_第5頁(yè)
已閱讀5頁(yè),還剩42頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

集成電路工藝實(shí)驗(yàn)集成電路工藝實(shí)驗(yàn)?zāi)夸?、實(shí)驗(yàn)一:CMOSIC單片集成工藝與方法2、實(shí)驗(yàn)二:測(cè)量晶體管9014的β值和BVce3、實(shí)驗(yàn)三:數(shù)字電路功能測(cè)量4、實(shí)驗(yàn)四:L-edit進(jìn)行集成電路的設(shè)計(jì)目錄1、實(shí)驗(yàn)一:CMOSIC單片集成工藝與實(shí)驗(yàn)一CMOSIC單片集成工藝與方法一、實(shí)驗(yàn)教學(xué)目的1、完成鋁柵CMOSIC整個(gè)工藝流程的實(shí)驗(yàn)操作,制作出鋁柵CMOSIC實(shí)驗(yàn)芯片;2、利用探針臺(tái)和圖示儀,對(duì)自己制作的鋁柵CMOSIC芯片進(jìn)行檢測(cè)。實(shí)驗(yàn)一CMOSIC單片集成工藝與方法一、實(shí)驗(yàn)教學(xué)目的CMOSIC的基本工藝步驟CMOSIC集成電路的五個(gè)基本工藝步驟是:氧化層生長(zhǎng)、光刻、摻雜(熱擴(kuò)散或離子注入)、淀積(蒸發(fā))和刻蝕等步驟。CMOSIC的基本工藝步驟(一)氧化層生長(zhǎng)生長(zhǎng)SiO2薄膜的方法有多種,如熱氧化、陽(yáng)極氧化、化學(xué)氣相淀積等。其中以熱氧化和化學(xué)氣相淀積(CVD)最為常用。熱氧化生成SiO2薄膜是將硅片放入高溫(1000~1200°C)的氧化爐內(nèi)然后通入氧氣,在氧化環(huán)境中使硅表面發(fā)生氧化,生成SiO2薄膜。CMOSIC制造的工藝步驟(一)氧化層生長(zhǎng)CMOSIC制造的工藝步驟(二)光刻

(1)涂膠

(2)前烘

(3)曝光

(4)顯影

(5)堅(jiān)膜

(6)腐蝕

(7)去膠CMOSIC制造的工藝步驟(二)光刻CMOSIC制造的工藝步驟(三)摻雜工藝集成電路生產(chǎn)過(guò)程中要對(duì)半導(dǎo)體基片的一定區(qū)域摻入一定濃度的雜質(zhì)元素,形成不同類型的半導(dǎo)體層,來(lái)制作各種器件。CMOSIC制造的工藝步驟(三)摻雜工藝CMOSIC制造的工藝步驟(四)淀積掩膜層經(jīng)過(guò)擴(kuò)散或離子注入后,必須在硅表面做一層膜,這個(gè)過(guò)程就是淀積。制備掩膜的方法很多,多采用化學(xué)氣相淀積技術(shù)。CMOSIC制造的工藝步驟(四)淀積掩膜層CMOSIC制造的工藝步驟(五)刻蝕(即腐蝕)刻蝕是利用化學(xué)或物理的辦法有選擇的去除不需要材料的工藝過(guò)程??涛g的要求取決于要制作的特征圖形的類型,特征尺寸的縮小使刻蝕工藝中對(duì)尺寸的控制要求更嚴(yán)格。CMOSIC制造的工藝步驟(五)刻蝕(即腐蝕)CMOSIC制造的工藝步驟鋁柵CMOSIC制造工藝流程序號(hào)工序名稱工藝要求1硅片準(zhǔn)備3”N型<100>,電阻率3~6Ωcm,數(shù)量:3片,劃標(biāo)記A1~A3,B1~B3……2工藝準(zhǔn)備一次氧化清洗程序A,干氧氧化,tox=200nm~300nm3光刻P阱區(qū)、刻蝕濕法腐蝕,不去膠4P阱區(qū)硼注入(外協(xié))注入能量:80KEV,注入劑量:2.0E135P阱推進(jìn)及氧化1200℃干氧氧化,時(shí)間5小時(shí),tox=300nm~500nm,R□=2500Ω/□,Xj=4.0μm6光刻PMOS管源漏區(qū)、刻蝕清洗程序E7PMOS管源漏區(qū)硼預(yù)擴(kuò)散清洗程序A,950℃,30分鐘源8PMOS管源漏區(qū)硼再擴(kuò)散(氧化)清洗程序B,950℃干濕干tox=250nm~350nm9光刻N(yùn)MOS管源漏區(qū)、刻蝕清洗程序E10NMOS管源漏區(qū)磷擴(kuò)散擴(kuò)散前清洗程序A,950℃,30分鐘源擴(kuò)散后清洗程序B11光刻?hào)趴?、刻蝕清洗程序E12柵氧化清洗程序A950℃干氧氧化,tox=40nm~60nm13光刻接觸孔、刻蝕清洗程序E14蒸發(fā)鋁清洗程序C,tAl=0.5μm~1.0μm15光刻鋁電極、刻蝕鋁清洗程序E16芯片測(cè)試Vtp=-0.3V~-3.0V,Vtn=0.3V~3.0V,BVds≥10V鋁柵CMOSIC制造工藝流程序號(hào)工序名稱工鋁柵P阱CMOSIC工藝

工序1:備片,也就是準(zhǔn)備硅片,本實(shí)驗(yàn)選用3英寸N型<100>,電阻率3~6Ωcm硅片,做上標(biāo)記。鋁柵P阱CMOSIC工藝工序1:備片,也就是準(zhǔn)備硅片,本工序2:一次高溫氧化。氧化之前,將硅片按標(biāo)準(zhǔn)工序清洗,氮?dú)獯蹈苫蛩Ω蓚溆谩⑶逑垂杵湃胙趸癄t中,采用干氧或濕氧工藝完成硅片氧化。工序2:一次高溫氧化。氧化之前,將硅片按標(biāo)準(zhǔn)工序清洗,氮?dú)獯倒ば?:通過(guò)光刻和刻蝕來(lái)定義P阱區(qū)。(涂膠3000轉(zhuǎn)/30秒,前烘,60秒100度,曝光5.3秒,顯影15秒,后烘5分鐘120°,刻蝕2分30秒)工序4:P阱區(qū)硼預(yù)擴(kuò)散工序3:通過(guò)光刻和刻蝕來(lái)定義P阱區(qū)。(涂膠3000轉(zhuǎn)/30秒工序5:P阱區(qū)再擴(kuò)散(濕氧氧化)工序6:通過(guò)光刻、刻蝕定義PMOS管源漏區(qū)工序5:P阱區(qū)再擴(kuò)散(濕氧氧化)工序7:PMOS管源漏區(qū)硼預(yù)擴(kuò)散工序8:PMOS管源漏區(qū)硼再擴(kuò)散(氧化)工序7:PMOS管源漏區(qū)硼預(yù)擴(kuò)散工序9:通過(guò)光刻、刻蝕定義NMOS管源漏區(qū)工序10:NMOS管源漏區(qū)磷預(yù)擴(kuò)散工序9:通過(guò)光刻、刻蝕定義NMOS管源漏區(qū)工序11:NMOS管源漏區(qū)磷再擴(kuò)散(氧化)工序12:光刻?hào)趴住⒖涛g工序11:NMOS管源漏區(qū)磷再擴(kuò)散(氧化)工序13:柵氧化(10nm左右二氧化硅干氧氧化)工序14:光刻接觸孔、刻蝕工序13:柵氧化(10nm左右二氧化硅干氧氧化)工序15:蒸發(fā)鋁工序16:光刻鋁電極、刻蝕鋁工序15:蒸發(fā)鋁工序17:芯片測(cè)試工序17:芯片測(cè)試實(shí)驗(yàn)二測(cè)量晶體管9014的β值和BVceo

使用JT儀測(cè)出晶體管的Ic-Ib特性圖,通過(guò)計(jì)算得到晶體管的β值。實(shí)驗(yàn)二測(cè)量晶體管9014的β值和BVceo使用JT測(cè)量晶體管9014的β值和BVceo

根據(jù)BVceo的定義,我們需要得到基極開(kāi)路時(shí)的Ic-Vc曲線。下圖為二極管的導(dǎo)通電壓測(cè)試圖,該實(shí)驗(yàn)跟它類似。測(cè)量晶體管9014的β值和BVceo根據(jù)BVceo實(shí)驗(yàn)三數(shù)字電路功能測(cè)量

這里我們將研究三輸入與非門的電路特性。三輸入與非門的實(shí)驗(yàn)電路如下,K1、K2和K3選擇三個(gè)輸入端的狀態(tài),D1、D2和D3用于指示三個(gè)輸入端的狀態(tài)。D4用于指示輸出端的狀態(tài)。亮表示“1”,滅表示“0”。

實(shí)驗(yàn)三數(shù)字電路功能測(cè)量這里我們將研究三輸入與非數(shù)字電路功能測(cè)量

實(shí)驗(yàn)?zāi)康模?/p>

1、分析與非門電路工作原理;

2、驗(yàn)證與非門的真值表;

數(shù)字電路功能測(cè)量實(shí)驗(yàn)?zāi)康模簩?shí)驗(yàn)四L-edit進(jìn)行集成電路的設(shè)計(jì)

實(shí)驗(yàn)?zāi)康?/p>

1.熟悉L-edit的使用;

2.了解集成電路設(shè)計(jì)制造的工藝流程;

3.掌握用L-edit進(jìn)行集成電路設(shè)計(jì)的方法。實(shí)驗(yàn)四L-edit進(jìn)行集成電路的設(shè)計(jì)實(shí)驗(yàn)?zāi)康腖-edit概述

L-Edit是一個(gè)圖形編輯器,它允許生成和修改集成電路掩模版上的幾何圖形。鼠標(biāo)接口允許用戶執(zhí)行一般圖形操作。既可使用鼠標(biāo)訪問(wèn)下拉菜單也可以使用鍵盤(pán)來(lái)調(diào)用L-Edit命令。L-edit概述集成電路版圖設(shè)計(jì)的一般規(guī)則版圖設(shè)計(jì)總的原則是即要充分理由硅片面積,又要在工藝條件允許的限度內(nèi)盡可能提高成品率。版圖面積(包括壓焊點(diǎn)在內(nèi))盡可能小接近方形,以減小每個(gè)電路實(shí)際占有面積。集成電路版圖設(shè)計(jì)的一般規(guī)則集成電路中元件的形成過(guò)程下面以雙極型集成電路為例,來(lái)說(shuō)明集成電路中元件的形成過(guò)程以及版圖設(shè)計(jì)的一般過(guò)程。

集成電路中元件的形成過(guò)程①第一版-——P+隔離版擴(kuò)散孔光刻

①第一版-——P+隔離版擴(kuò)散孔光刻②第二版——P型基區(qū)擴(kuò)散孔(高硼擴(kuò)散)光刻

②第二版——P型基區(qū)擴(kuò)散孔(高硼擴(kuò)散)光刻③第三版——B、E低硼擴(kuò)散③第三版——B、E低硼擴(kuò)散④第四版——E、C窗口N+擴(kuò)散孔光刻

④第四版——E、C窗口N+擴(kuò)散孔光刻

⑤第五版——引線接觸孔光刻⑤第五版——引線接觸孔光刻

⑥第六版——金屬內(nèi)連線光刻,對(duì)引線孔蒸鋁

⑥第六版——金屬內(nèi)連線光刻,對(duì)引線孔蒸鋁具體集成電路設(shè)計(jì)講解

具體集成電路設(shè)計(jì)講解圖A為1K的電阻單元、以及一個(gè)二極管單元

圖A為1K的電阻單元、以及一個(gè)二極管單元圖D為結(jié)深6單元測(cè)試圖形。在圖中共有6個(gè)擴(kuò)散單元,通過(guò)每個(gè)間距之間的測(cè)試,判別具體的橫擴(kuò)散距離是以上數(shù)字中的哪一個(gè)圖D為結(jié)深6單元測(cè)試圖形。在圖中共有6個(gè)擴(kuò)散單元,通過(guò)每個(gè)間圖E為結(jié)深測(cè)試2單元圖形。在隔離島擴(kuò)散過(guò)程中,為了測(cè)試擴(kuò)散結(jié)的深度,在擴(kuò)散處開(kāi)窗口引出電極,通過(guò)測(cè)試就能知道擴(kuò)散深度是否達(dá)到要求

圖E為結(jié)深測(cè)試2單元圖形。在隔離島擴(kuò)散過(guò)程中,為了測(cè)試擴(kuò)散結(jié)圖F為可控硅、橫向PNP管。如剖面圖所示,A,D,C構(gòu)成PNP管,A和B構(gòu)成可控硅觸發(fā)方式圖F為可控硅、橫向PNP管。如剖面圖所示,A,D,C構(gòu)成PN圖G為多發(fā)射極、多基極多集電極功率NPN晶體管

圖G為多發(fā)射極、多基極多集電極功率NPN晶體管圖H為簡(jiǎn)單三極管測(cè)試圖形。通過(guò)最基本三極管結(jié)構(gòu)的測(cè)試,來(lái)了解三極管的工作特性

圖H為簡(jiǎn)單三極管測(cè)試圖形。通過(guò)最基本三極管結(jié)構(gòu)的測(cè)試,來(lái)了解圖I為單基極發(fā)射極,環(huán)集電極晶體管測(cè)試單元(未蒸鋁)圖I為單基極發(fā)射極,環(huán)集電極晶體管測(cè)試單元(未蒸鋁)圖J功率三極管測(cè)試圖形,包括蒸鋁和未蒸鋁

圖J功率三極管測(cè)試圖形,包括蒸鋁和未蒸鋁圖K兩管單元簡(jiǎn)化

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論