基于變步長技術(shù)的特快速瞬態(tài)過電壓仿真研究

基于變步長技術(shù)的特快速瞬態(tài)過電壓仿真研究

0隔離開關(guān)動態(tài)特性對于氣體隔離開關(guān)設(shè)備（gis）中的隔離開關(guān)，它們被分解為具有短間距的單個字母操作。由于試驗研究費時費力,仿真計算是研究VFTO的常用手段。要通過仿真研究VFTO和VFTC波形的統(tǒng)計特性,需要建立隔離開關(guān)操作全過程的仿真模型。目前有少量研究涉及這一問題,但是它們一般不考慮工頻初始相位的隨機性,也不考慮間隙擊穿電壓的極性、分散性為此,本文在一個252kV試驗回路上,在大量試驗中測量了隔離開關(guān)分/合閘過程中的電壓、電流波形及觸頭實時開距曲線,以此能夠獲得隔離開關(guān)觸頭擊穿電壓隨開距的變化曲線。再結(jié)合雙指數(shù)型高頻電弧電阻模型1試驗設(shè)備和波形1.1試驗裝置圖1、圖2所示為本文所采用試驗回路,包含交/直流電源U1.2隔離開關(guān)分合過程典型波形由于隔離開關(guān)的分合閘速度相對較慢,間隙在分合閘過程中發(fā)生了多次重復擊穿,使得負載側(cè)波形表現(xiàn)為階梯狀,其中每個階梯代表一次擊穿。圖2(a)所示為合閘全過程負載側(cè)VFTO波形,分閘波形為合閘波形在時間上的反演。將分合閘重復擊穿波形中單次擊穿幅值最高的階段展開,得到單次擊穿VFTO的典型波形,如圖2(b)所示。圖3(a)所示為隔離開關(guān)合閘過程中VFTC全波形。圖3(b)所示為單次擊穿的VFTC波形,其表現(xiàn)為圍繞零值的衰減振蕩。由上述試驗波形分析可知,在隔離開關(guān)分合過程中,斷口間隙會發(fā)生多次擊穿與重燃,這就需要建立能反映重復擊穿全過程的仿真模型,以使得VFTO的仿真研究更加貼近實際。還可以發(fā)現(xiàn),VFTO和VFTC的波形都有一個共同特點,即在每次發(fā)生擊穿時,波形產(chǎn)生一個暫態(tài)過程,波形變化的特征時間達到ns級。而這一暫態(tài)過程衰減結(jié)束至下一次擊穿造成的暫態(tài)之間,是一個相對的穩(wěn)態(tài)過程,波形變化的特征時間為ms級。這對仿真帶來了一個問題,如果用ns級的時間步長,那么仿真運行時間很長,對大量仿真統(tǒng)計極為不利。而且其效率非常低,因為絕大部分的仿真時間花費在穩(wěn)態(tài)過程中。1.3電源電壓的地層差異在圖2(b)所示的負載側(cè)單次擊穿VFTO波形中,起始時刻為上次擊穿(如本次為合閘第一次擊穿,則上次擊穿是指上次分閘操作最后一次擊穿)殘余電荷電壓。波形的振蕩中心電壓為電源電壓瞬時值。因此二者的差值即為隔離開關(guān)斷口的擊穿電壓。在試驗研究中,采用寬頻帶VFTO測量系統(tǒng)和隔離開關(guān)開距測量系統(tǒng),能夠同步測量得到上述擊穿電壓和觸頭開距隨時間的關(guān)系曲線,進而轉(zhuǎn)化為擊穿電壓隨開距的變化曲線,通過多次重復試驗,能夠得到其概率分布,如圖4所示。其中,黑色和灰色點為擊穿電壓實測數(shù)據(jù),正極性擊穿電壓略高于負極性擊穿電壓。黑色和灰色曲線為線性擬合結(jié)果。圖4顯示,在不同的觸頭間隙距離下,擊穿電壓具有分散性。2重復整個過程的模擬2.1模擬原理研究中采用的全過程仿真原理如圖5所示。為解決1.2小節(jié)中所述的仿真效率問題,本文采用了變仿真步長的技術(shù)2.2電源側(cè)電容c暫態(tài)過程模型根據(jù)仿真原理建立了穩(wěn)態(tài)過程電路模型,如圖6所示。其中電源側(cè)母線(包括分支母線)、負載側(cè)母線采用集中電容等效,隔離開關(guān)也采用集中電容等效。電源側(cè)電容C暫態(tài)過程電路模型如圖7所示。表1所示為模型中主要組件所用等效模型。其中,套管采用分段模型,每隔0.5m分為一段,每段采用π型模型等效。母線根據(jù)導體直徑不同,波阻抗分為2種。電弧電阻模型采用雙指數(shù)函數(shù)形式,如下式:式中:R式中:I為電流最大峰值,A;p為氣壓,Pa;l為觸頭開距,mm。2.3高頻暫態(tài)仿真模型驗證暫態(tài)過程的仿真結(jié)果準確與否,是全過程仿真的基礎(chǔ)。圖8為仿真與實測單次放電波形對比結(jié)果,仿真結(jié)果與實測結(jié)果比較吻合,驗證了單次擊穿高頻暫態(tài)仿真模型的正確性。仿真隔離開關(guān)分合閘速度均為0.8m/s,沒有預充直流,與試驗條件一致。將仿真得到的負載側(cè)重復擊穿全過程波形與試驗結(jié)果進行對比,如圖9所示,分閘過程整個開關(guān)動作時間30ms,分閘重復擊穿持續(xù)13ms。仿真與試驗得到的波形結(jié)果十分接近,說明該仿真模型是比較合理的。2.4閘后合閘操作為在仿真中獲得統(tǒng)計特性,需要計算模擬多次開關(guān)操作。為了充分貼近實際狀況,采用先分閘后合閘為一組操作,這樣保證了合閘時殘余電壓分布的合理性。分閘操作初始相位按照0~360°均勻分布,采用蒙特卡洛方法隨機抽樣產(chǎn)生。隔離開關(guān)斷口擊穿電壓由函數(shù)項與隨機項相加獲得,函數(shù)項采用圖4中公式確定,隨機項由圖4中分散的數(shù)據(jù)點概率分布獲得。3統(tǒng)計特征3.1統(tǒng)計算法的回歸分析本文采用Nadaraya-Waston方法來定量對VFTO、VFTC各特征量的概率密度函數(shù)進行估計。這是一種基于核概率密度估計方法的回歸分析方法,能夠得到概率密度函數(shù)的顯式形式,因此在回歸分析中得到廣泛使用統(tǒng)計了波形中一些比較重要的特征參數(shù)有:上升時間,取VFTO和VFTC波形的第一個極值的10%~90%之間的時間;單次擊穿幅值,取VFTO和VFTC波形中絕對值最大的點;負載VFTO的振蕩系數(shù),由式(3)所定義。式中:K3.2試驗結(jié)果和仿真結(jié)果對比對比了試驗結(jié)果及仿真結(jié)果的統(tǒng)計特性,其中,試驗樣本數(shù)量為147,仿真樣本數(shù)量為300。圖10所示為合閘操作中擊穿次數(shù)的統(tǒng)計結(jié)果。其中仿真和試驗擊穿次數(shù)最大期望值均為4~5次。與此同時,分閘操作擊穿次數(shù)仿真結(jié)果最大期望值為3~4次,試驗結(jié)果為3次,也十分接近。圖11所示為合閘電壓上升時間的對比,仿真結(jié)果最大期望值為26ns,試驗結(jié)果為27ns。與此同時,分閘電壓上升時間仿真結(jié)果最大期望值為26.5ns,試驗結(jié)果為27ns。合閘操作中VFTO波形振蕩系數(shù)統(tǒng)計結(jié)果如圖12所示,近似呈現(xiàn)正態(tài)分布。仿真結(jié)果最大期望值為1.571,試驗結(jié)果最大期望值為1.523。與此同時,分閘仿真最大期望值為1.568,試驗結(jié)果為1.526。如圖13所示,合閘電流上升時間仿真結(jié)果最大期望值為9.4ns,試驗結(jié)果為9.6ns。與此同時,分閘電流上升時間仿真結(jié)果最大期望值為9.5ns,試驗結(jié)果為9.7ns。對每次合、分閘過程中產(chǎn)生的最大電壓進行統(tǒng)計,可得到電壓幅值的分布規(guī)律,如圖14所示。合閘VFTO峰值仿真和試驗結(jié)果的最大期望值均為0.9pu左右;分閘操作VFTO峰值仿真和試驗結(jié)果的最大期望值均接近0.95pu。對每次合、分閘過程中產(chǎn)生的最大電流進行統(tǒng)計,可得到電流幅值的分布規(guī)律,如圖15所示。合閘VFTC峰值仿真和試驗結(jié)果的最大期望值均為0.5kA;分閘操作下VFTC峰值仿真和試驗結(jié)果的最大期望值均接近0.5kA。VFTO和VFTC的統(tǒng)計特性仿真結(jié)果,與實測結(jié)果比較吻合,進一步驗證了仿真模型和隨機性模擬方法的準確性。從圖12可知,電壓振蕩系數(shù)大約為1.55。照此估算,試驗裝置能夠產(chǎn)生的極限VFTO幅值為2.1pu。而仿真的統(tǒng)計結(jié)果中,VFTO幅值大于2.0的概率幾乎為零。試驗結(jié)果中,VFTO幅值大于1.8的幾率幾乎為零。這說明產(chǎn)生極限VFTO的概率極為微小。4試驗和仿真研究針對目前VFTO的試驗和仿真研究中不能獲得VFTO、VFTC波形的統(tǒng)計特性,隔離開關(guān)模型不能準確反映分/合閘過程中多次擊穿過程,未考慮真實隔離開關(guān)擊穿特性,計算效率不高等問題,開展了相應(yīng)的試驗和仿真研究。1)建立了252kVGIS試驗平臺,通過測量VFTO、VFTC和開距,并通過統(tǒng)計分析獲得了隔離開關(guān)斷口擊穿電壓與開距的變化特性。2