北郵數(shù)字邏輯期中試題及參考答案

PAGE1PAGE5北京郵電大學《數(shù)字電路與邏輯設計》期中考試試題2015.4.11班級姓名班內(nèi)序號題號一二三四五六七八總成績分數(shù)201210101020108得分注意：所有答案（包括選擇題和計算題）一律寫在試卷紙上，如果卷面位置不夠，請寫在試卷的背后，否則不計成績。一、（每題1分，共20分）判斷（填√或×）、單項選擇題（請先在本試卷上答題之后，將全部答案匯總到本題末尾的表格中。）1．ECL邏輯門與TTL門相比，主要優(yōu)點是抗干擾能力強。（╳）2．CMOS門電路在使用時允許輸入端懸空，并且懸空的輸入端相當于輸入邏輯“1”。(╳)3.若對4位二進制碼(B3B2B1B0)進行奇校驗編碼，則校驗位C=B3B2B1B01。（√）4.根據(jù)表1-1，用CMOS4000系列的邏輯門驅(qū)動TTL74系列的邏輯門，驅(qū)動門與負載門之間的電平匹配不存在問題（√）5.根據(jù)表1-1，用CMOS4000系列的邏輯門驅(qū)動TTL74系列的邏輯門，驅(qū)動門與負載門之間的電流驅(qū)動能力不存在問題（╳）表1-1常用的TTL和CMOS門的典型參數(shù)6．當時，必有兩個最小項之和。（╳）7.CMOS門電路的靜態(tài)功耗很低，但在輸入信號動態(tài)轉換時會有較大的電流，工作頻率越高，靜態(tài)功耗越大。（╳）8.邏輯函數(shù)的表達式是不唯一的，但其標準的最小項之和的表達式是唯一的。（√）9．用數(shù)據(jù)分配器加上門電路可以實現(xiàn)任意的邏輯函數(shù)。（√）10.格雷BCD碼具有單位距離特性（任意兩個相鄰的編碼之間僅有一位不同）且是無權代碼。（√）11．關于函數(shù)，下列說法中正確的有B。A.不存在冒險；B.存在靜態(tài)邏輯冒險，需要加冗余項和進行消除；C.存在靜態(tài)功能冒險，需要加冗余項和進行消除；D.當輸入ABCD從0001→0100變化時存在靜態(tài)邏輯冒險。12.邏輯函數(shù)F=A⊕B和G=A⊙B滿足關系

D

。

A. B. C. D.13.若邏輯函數(shù),,則A。A. B.1 C. D.14.若干個具有三態(tài)輸出的電路輸出端接到一點工作時，必須保證

B

。

A.任何時刻最多只能有一個電路處于高阻態(tài)，其余應處于工作態(tài)。B.任何時刻最多只能有一個電路處于工作態(tài)，其余應處于高阻態(tài)。C.任何時刻至少有一個電路處于高阻態(tài)，其余應處于工作態(tài)。D.任何時刻至少有一個電路處于工作態(tài)，其余應處于高阻態(tài)。15．可以用來傳輸連續(xù)變化的模擬信號的電路是D。A.三態(tài)輸出的門電路。；B.漏極開路的CMOS門電路；C.ECL門電路；D.CMOS傳輸門16．邏輯表達式的對偶式為B。01010011000111010001100101010╳1011╳1100╳1101╳1110╳1111╳（2分）（2分）（2分）（2分）四、（10分）請用代數(shù)法化簡函數(shù)為最簡與或表達式，畫出實現(xiàn)此邏輯函數(shù)的最簡CMOS電路。解：（化簡8分，圖2分）五、（10分）TTL門構成的電路如圖5-1所示，請給電阻RL選擇合適的阻值。已知OC門輸出管截止時的漏電流為IOH=200μA，OC門輸出管導通時允許的最大負載電流為IOLmax=16mA；負載門的低電平輸入電流為IIL=1mA，高電平輸入電流為IIH=40μA，VCC′=5V，要求OC門的輸出高電平VOH≥3.0V，輸出低電平VOL≤0.4V。解：n=2m=7m′=4圖5-1（5分/個）六、（20分）求函數(shù)F=（A+B）（B+C）（A+C）的標準與或表達式，并分別用譯碼器74LS138（輸出低電平有效，功能表見6-1）、數(shù)據(jù)選擇器75LS153（功能表見6-2）、數(shù)據(jù)分配器74LS155（功能表見6-3）和最少的門電路實現(xiàn)此函數(shù)（輸入不提供反變量，在圖6-1所給的符號圖上完成)。表6-174LS138功能表表6-274LS153功能表表6-374LS155功能表圖6-1解：F=（A+B）（B+C）（A+C）==∑m（3，5，6，7）（2分）（18分）七、（10分）邏輯函數(shù)。已知該函數(shù)的約束條件為，（1）將邏輯函數(shù)及約束條件填入圖7-1，利用卡諾圖將函數(shù)化簡為最簡與或表達式；（2）將邏輯函數(shù)及約束條件填入圖7-2，利用卡諾圖簡化為最簡與或非表達式。圖7-1圖7-2解：（1）（2分）（3分）（2）（2分）（3分）八、（8分）由四位數(shù)碼比較器7485(功能表見表8-1)和四位加法器74283構成的電路如圖8-1所示，若輸入為2421BCD碼，（1）在真值表8-2中完成輸出的填寫；（2）說明該電路完成什么編碼的轉換。表8-17485的功能表表8-2十進制數(shù)2421BCD碼I3I2I1I08421BCD碼Y3Y2Y1Y000000100012001030011401005101161100711018111091111圖8-1解：（1）（5分）十進制數(shù)2421BCD碼I3I2I1I0842