邏輯門符號及電路課件

1．知道常用集成邏輯門電路的符號、邏輯功能。2．用儀器儀表測試常用集成邏輯門電路的邏輯功能。3．用儀器儀表測試常用集成邏輯門電路的應用電路。4．分析和仿真常用集成邏輯門電路及其應用電路。5．編寫文檔記錄常用集成邏輯門電路的學習過程和測試結果。（一組交一份）6．相互交流和學習。任務目標與要求2023/9/211．知道常用集成邏輯門電路的符號、邏輯功能。任務目標與要求2學習要點：二極管、三極管的開關特性分立元件門電路集成門電路及其功能和使用方法任務基礎知識2023/9/22學習要點：任務基礎知識2023/8/32

基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。任務基礎知識一——分立元件門電路

獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)，如下圖。

邏輯0和1：電子電路中用高、低電平來表示。

邏輯門電路：用以實現基本和常用邏輯運算的電子電路，簡稱門電路。圖2-1獲得高、低電平的方法

圖2-2高、低電平的邏輯賦值

a)正邏輯b）

負邏輯2023/9/23基本和常用門電路有與門、或門、非門（反相器）、與非門、或一、二極管、三極管的開關特性1.二極管的開關特性二極管符號：正極負極＋uD－Ui<0.5V時，二極管截止，iD=0。Ui>0.5V時，二極管導通。2023/9/24一、二極管、三極管的開關特性1.二極管的開關特性二極管符號：uououi＝0V時，二極管截止，如同開關斷開，uo＝0V。ui＝5V時，二極管導通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢復時間限制了二極管的開關速度。2023/9/25uououi＝0V時，二極管截止，如同開關斷開，uo＝0V。2.三極管的開關特性2023/9/262.三極管的開關特性2023/8/36＋－RbRc+VCCbce＋－截止狀態(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)觀看講解動畫2023/9/27＋－RbRc+VCCbce＋－截止狀態(tài)飽和狀態(tài)iB≥IBSu②ui=0.3V時，因為uBE<0.5V，iB=0，三極管工作在截止狀態(tài)，ic=0。因為ic=0，所以輸出電壓：①ui=1V時，三極管導通，基極電流：因為0<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和時的基極電流：uo=uCE=VCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui＝3V時，三極管導通，基極電流：而因為iB>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3V2023/9/28②ui=0.3V時，因為uBE<0.5V，iB=0，三極管工3.MOS管的開關特性工作原理電路轉移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止狀態(tài)ui<UTuo=+VDD導通狀態(tài)ui>UTuo≈02023/9/293.MOS管的開關特性工作原理電路轉移特性曲線輸出特性曲線u二、三種基本門電路1、二極管與門Y=AB2023/9/210二、三種基本門電路1、二極管與門Y=AB2023/8/3102.二極管或門Y=A+B2023/9/2112.二極管或門Y=A+B2023/8/3113.三極管非門①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管導通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時的基極電流為：2023/9/2123.三極管非門①uA＝0V時，三極管截止，iB＝0，iC＝0①當uA＝0V時，由于uGS＝uA＝0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當uA＝10V時，由于uGS＝uA＝10V，大于開啟電壓UT，所以MOS管導通，且工作在可變電阻區(qū)，導通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。2023/9/213①當uA＝0V時，由于uGS＝uA＝0V，小于開啟電壓UT，任務基礎知識二——TTL集成門電路1.TTL與非門2023/9/214任務基礎知識二——TTL集成門電路1.TTL與非門2023/①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V2023/9/215①輸入信號不全為1：如uA=0.3V，uB=3.6V3.63.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。2023/9/2163.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低。觀看TTL與非門原理動畫2023/9/217功能表真值表邏輯表達式輸入有低，輸出為高；觀看TTL與非門原74LS00內含4個2輸入與非門，74LS20內含2個4輸入與非門。74LS00管腳介紹動畫演示2023/9/21874LS00內含4個2輸入與非門，74LS20內含2個4輸入2.TTL非門、或非門、與或非門、與門、或門及異或門①A=0時，T2、T5截止，T3、T4導通，Y=1。②A=1時，T2、T5導通，T3、T4截止，Y=0。TTL非門2023/9/2192.TTL非門、或非門、與或非門、與門、或門及異或門①A=0①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經過T1集電結流入T2基極，使T2、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導通，輸出為高電平，即Y＝1。TTL或非門2023/9/220①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經①A和B都為高電平（T2導通）、或C和D都為高電平（T‘2導通）時，T5飽和導通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時截止）時，T5截止、T4飽和導通，輸出Y=1。TTL與或非門2023/9/221①A和B都為高電平（T2導通）、或C和D都為高電平（T‘2導與門Y=AB=AB或門Y=A+B=A+B異或門2023/9/222與門Y=AB=AB或門Y=A+B=A+B異或門2023/8/3.OC門及TSL門問題的提出：為解決一般TTL與非門不能“線與”而設計的。①A、B不全為1時，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時，uB1=2.1V，T2、T3飽和導通，Y=0。外接電阻R的取值范圍為：OC門n個OC門并聯后為負載門的m個輸入端提供輸入信號時的R。2023/9/2233.OC門及TSL門問題的提出：為解決一般TTL與非門不能“TSL門（三態(tài)門）①E＝0時，二極管D導通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關系和一般反相器相同，即：Y=A，A＝0時Y＝1，為高電平；A＝1時Y＝0，為低電平。2023/9/224TSL門（三態(tài)門）①E＝0時，二極管D導通，T1基極和T2基&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表使能端高電平起作用使能端低電平起作用2023/9/225&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表使能TSL門的應用：①作多路開關：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。③構成數據總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。2023/9/226TSL門的應用：①作多路開關：E=0時，門G1使能，G2禁止4.TTL系列集成電路及主要參數TTL系列集成電路①74：標準系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝9ns，平均功耗P＝2mW。74LS系列產品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。2023/9/2274.TTL系列集成電路及主要參數TTL系列集成電路①74：標TTL與非門主要參數（1）輸出高電平UOH：TTL與非門的一個或幾個輸入為低電平時的輸出電平。產品規(guī)范值UOH≥2.4V，標準高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時，提供給外接負載的最大輸出電流，超過此值會使輸出高電平下降。IOH表示電路的拉電流負載能力。（3）輸出低電平UOL：TTL與非門的輸入全為高電平時的輸出電平。產品規(guī)范值UOL≤0.4V，標準低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時，外接負載的最大輸出電流，超過此值會使輸出低電平上升。IOL表示電路的灌電流負載能力。（5）扇出系數NO：指一個門電路能帶同類門的最大數目，它表示門電路的帶負載能力。一般TTL門電路NO≥8，功率驅動門的NO可達25。（6）最大工作頻率fmax：超過此頻率電路就不能正常工作。2023/9/228TTL與非門主要參數（1）輸出高電平UOH：TTL與非門的一（7）輸入開門電平UON：是在額定負載下使與非門的輸出電平達到標準低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON≈1.8V。（8）輸入關門電平UOFF：使與非門的輸出電平達到標準高電平USH的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時的輸入電流，也即當前級輸出為高電平時，本級輸入電路造成的前級拉電流。（10）低電平輸入電流IIL：輸入為低電平時的輸出電流，也即當前級輸出為低電平時，本級輸入電路造成的前級灌電流。（11）平均傳輸時間tpd：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數字電路中，信號經過多級傳輸后造成的時間延遲，會影響電路的邏輯功能。（12）空載功耗：與非門空載時電源總電流ICC與電源電壓VCC的乘積。2023/9/229（7）輸入開門電平UON：是在額定負載下使與非門的輸出電平達1.CMO反相器（1）uA＝0V時，TN截止，TP導通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時，TN導通，TP截止。輸出電壓uY＝0V。任務基礎知識三——CMOS集成門電路2023/9/2301.CMO反相器（1）uA＝0V時，TN截止，TP導通。輸出2.CMOS與非門、或非門、與門、或門、與或非門和異或門CMOS與非門①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。2023/9/2312.CMOS與非門、或非門、與門、或門、與或非門和異或門CMCMOS或非門①只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。②只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。2023/9/232CMOS或非門①只要輸入A、B當中有一個或全為高電平，TP1與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門2023/9/233與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門20CMOS異或門3.CMOSOD門、TSL門及傳輸門CMOSOD門2023/9/234CMOS異或門3.CMOSOD門、TSL門及傳輸門CMOCMOSTSL門①E=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現為高阻態(tài)。②E=0時，TP2、TN2均導通，TP1、TN1構成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。2023/9/235CMOSTSL門①E=1時，TP2、TN2均截止，Y與地CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關接通一樣，uo＝ui。2023/9/236CMOS傳輸門①C＝0、，即C端為低電平（4.CMOS數字電路的特點及使用時的注意事項

（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據需要接地或接高電平。CMOS數字電路的特點2023/9/2374.CMOS數字電路的特點及使用時的注意事項（1使用集成電路時的注意事項

（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內，否則將導致性能下降或損壞器件。（2）數字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯起來使用，也可根據邏輯關系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。2023/9/238使用集成電路時的注意事項（1）對于各種集成電路，附:門電路的常見邏輯符號與門

或門

非門F=A?BF=A+B&ABFABFABFABF

ABFABF

A1FAFAFAF2023/9/239附:門電路的常見邏輯符號與門與非門

或非門

OC門(兩輸入與非)&ABFABFABF

ABFABF

ABF&ABFABFABF

國標2023/9/240與非門或非門AB&AB&AB國家標準三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&

&2023/9/241AB&AB&AB國家標準三態(tài)門與或非門+AFAF&任務技能訓練一——硬件實驗

⑴驗證常用門電路的邏輯功能。⑵掌握4種常用集成門電路對信號的控制作用。⑶了解CMOS集成電路的使用規(guī)則。一、實驗目的和任務實驗一常用集成邏輯門電路的邏輯功能測試2023/9/242任務技能訓練一——硬件實驗⑴驗證常用門電路的邏輯功能。一、二、實驗內容及步驟

1.門電路邏輯功能測試⑴或非門電路2023/9/243二、實驗內容及步驟1.門電路邏輯功能測試⑴或非門電路2⑵異或門電路2023/9/244⑵異或門電路2023/8/344

門電路邏輯功能表輸入輸出或非門異或門AB001101012023/9/245門電路邏輯功能表輸入輸出或非門異或門AB002023/8⑶與非門電路2023/9/246⑶與非門電路2023/8/346⑷與或非門電路2023/9/247⑷與或非門電路2023/8/347

門電路邏輯功能表輸入輸出與非門與或非門ABCD

2023/9/248門電路邏輯功能表輸入輸出與非門與或非門ABCD202⑸CMOS與非門電路（CD4011）2023/9/249⑸CMOS與非門電路（CD4011）2023/8/3492.門電路中邏輯電平對信號的控制⑴或非門電路2023/9/2502.門電路中邏輯電平對信號的控制⑴或非門電路2023/8⑵異或門電路2023/9/251⑵異或門電路2023/8/351⑶與非門電路2023/9/252⑶與非門電路2023/8/352⑷與或非門電路2023/9/253⑷與或非門電路2023/8/3531．歸納異或門、與或非門分別在什么輸入情況下，輸出低電平？什么情況下輸出高電平？2．如果要用74LS51實現如下邏輯功能（與非、或非），應如何搭接電路？畫出原理圖。3．多輸入的門電路的一個輸入端接連續(xù)脈沖時，那么：⑴其余的輸入端是什么邏輯狀態(tài)時，允許脈沖通過？脈沖通過時，輸入和輸出波形有何差別？⑵如果僅僅想用一個控制端控制輸入信號的通斷，其余端口如何處理？例如74LS51，A端輸入信號，用B做控制端時C、D如何處理，用C做控制端時B、D如何處理，且輸出結果相同嗎？三、實驗問題與討論2023/9/2541．歸納異或門、與或非門分別在什么輸入情況下，輸出低電平？什任務技能訓練二——軟件實驗

⑴熟悉基本門電路的邏輯功能及測試方法。⑵熟悉電路仿真軟件的使用方法。一、實驗目的和任務實驗一常用集成邏輯門電路的邏輯功能測試2023/9/255任務技能訓練二——軟件實驗⑴熟悉基本門電路的邏輯功能及測試二、實驗內容及步驟

1.取用元件邏輯電路圖常由一些門組