實驗四預(yù)做實驗報告

PAGEPAGE2計算機(jī)組成原理預(yù)做實驗報告實驗四數(shù)據(jù)通路的組成1實驗?zāi)康暮鸵笤贘YS-4實驗裝置上模擬計算機(jī)最基本的工作過程，打通“鍵盤”、“CPU”、“RAM”之間的數(shù)據(jù)通路，掌握計算機(jī)的數(shù)據(jù)通路組成及其工作原理。2實驗設(shè)備JYS-4計算機(jī)組成原理教學(xué)實驗裝置及導(dǎo)線若干。3實驗內(nèi)容及步驟實驗原理該實驗實際是前三個實驗的綜合，就是把JYS-4實驗裝置上的INPUTDEVICE(輸入設(shè)備—鍵盤)、SWITCHUNIT(開關(guān)單元—控制器)、SIGNALUNIT(信號單元—時鐘)、STATEUNIT(時序單元)、ALUUNIT(算術(shù)邏輯單元—運(yùn)算器)、MAINMEM(主存儲器—內(nèi)存)、ADDRESSUNIT(地址單元)、BUSUNIT(總線單元)、W/RUNIT(寫/讀單元)、OUTPUTDEVICE(輸出設(shè)備)等單元電路連接起來，構(gòu)成一個最基本的計算機(jī)系統(tǒng)，以模擬計算機(jī)的實際工作過程。電路構(gòu)成也是運(yùn)算器實驗和存儲器實驗電路的綜合，如實驗指導(dǎo)書圖4-1。實驗步驟=1\*GB3①接線前的準(zhǔn)備、實驗電路的接線程序參見實驗一和實驗三。=2\*GB3②從輸入單元電路輸入四個八位二進(jìn)制數(shù)據(jù)，并存入存儲器單元(四個數(shù)據(jù)及四個存放數(shù)據(jù)的內(nèi)存單元地址由各組定義，但要求不能與其它組定義的數(shù)據(jù)相同)。=3\*GB3③從內(nèi)存單元取出兩組八位二進(jìn)制分別送入DR1和DR2，并進(jìn)行四種不同的算術(shù)運(yùn)算，并把不同的算術(shù)運(yùn)算的結(jié)果保存在存儲器單元里（四種不同的算術(shù)運(yùn)算及其結(jié)果的存放地址由各組自行規(guī)定）。=4\*GB3④再從內(nèi)存單元里取出剩下的兩個原始數(shù)據(jù)分別送入DR1和DR2，并進(jìn)行四種不同的邏輯運(yùn)算，并把不同的邏輯運(yùn)算結(jié)果存入存儲器單元里（要求同3）。=5\*GB3⑤分別從存儲器單元讀出算術(shù)運(yùn)算和邏輯運(yùn)算的結(jié)果，并進(jìn)行理論分析其正確性。圖4-1JYS-4裝置的數(shù)據(jù)通路組成原理數(shù)據(jù)通路實驗數(shù)據(jù)記錄表4實驗數(shù)據(jù)記錄與分析數(shù)據(jù)通路實驗數(shù)據(jù)記錄表輸入輸出M=L算術(shù)運(yùn)算M=H邏輯運(yùn)算第一次01S3-S0CnHLLHL結(jié)果11S3-S0HLHL結(jié)果EA第二次10第三次0FS3-S0CnLHHLH結(jié)果F1S3-S0HLLH結(jié)果1F第四次EA驗證分析：實驗結(jié)果與理論分析相符；5注意事項實驗中，LDDR1與CE、LDDR2與WE分別共用一個控制開關(guān)，在上述兩個實驗分別做的時候，這兩個開關(guān)要么用于產(chǎn)生LDDR1和LDDR2(做運(yùn)算器實驗時)這兩個控制信號，要么用于產(chǎn)生CE和WE(做存儲器實驗時)這兩個控制信號，所以是不矛盾的。但在本實驗里，這四個控制信號都要用到，因而產(chǎn)生了矛盾，為了解決這個問題，在本實驗接線時，保持圖2-2的接線不變，而將圖4-2中存儲器單元的片選信號(CE)輸入端連接至開關(guān)單元里的AR(PC-B)控制端，同時將寫存儲器控制