組合邏輯電路的分析和設(shè)計(jì)COMBINATIONAL LOGIC CIRCUIT

第3章組合邏輯電路的分析和設(shè)計(jì)CombinationalLogicCircuit1本章主要內(nèi)容1.MSI的應(yīng)用2.組合邏輯電路的分析方法3.組合邏輯電路的設(shè)計(jì)方法2Sec3.1概述邏輯電路的分類1.組合邏輯電路2.時(shí)序邏輯電路3.狀態(tài)機(jī)3組合邏輯電路的概念Combina-tionalLogicCircuitXi1Xi2XinYO1YO2YOm4組合邏輯電路的特性⑴.組和邏輯電路可以是多輸入多輸出邏輯電路；⑵.輸入變量只有“0〞、“1〞兩種狀態(tài)，因此n個(gè)輸入變量有2n種輸入組和狀態(tài)；5Sec3.2組合邏輯電路的分析方法1.分析的目的:找出邏輯電路的功能2.分析的步驟:⑴.根據(jù)邏輯圖，寫出輸出端邏輯關(guān)系表達(dá)式；⑵.化簡此邏輯函數(shù)成最簡表達(dá)式；⑶.列出真值表，把各組輸入狀態(tài)下的輸出狀態(tài)求出；⑷.根據(jù)邏輯真值表，得到邏輯功能的說明。6分析方法舉例例1.多輸入單輸出電路

(多數(shù)表決電路)例2.多輸入多輸出組合邏輯電路(帶進(jìn)位半加器)7例1：3變量多數(shù)表決電路分析ABCP1P3P2F81.寫出邏輯函數(shù)表達(dá)式P1=ABP2=BCF=P1+P2+P3=AB+BC+ACP3=AC92.列出真值表邏輯電路功能由真值表可以看出該電路為多數(shù)表決電路：3個(gè)變量中有2個(gè)或2個(gè)以上為‘1’時(shí)，輸出為‘1’。ABCF0000001001000111100010111101111110例2.以下圖為一個(gè)多輸出組合邏輯電路，試分析電路功能ABS=A⊕BC=AB=1S=A⊕BC=ABAB半價(jià)器電路符號(hào)111.寫出邏輯函數(shù)式S=A⊕

BC=AB2.列出真值表1011010101100000CSBAS-半加和數(shù)C-進(jìn)位數(shù)123.電路功能：該電路可實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加功能，稱為半加器。13Sec3.3組合邏輯電路的設(shè)計(jì)方法1.設(shè)計(jì)步驟：⑴.建立描述邏輯問題的真值表①.分析題目所給的條件；②.找出問題的條件與目的及因果關(guān)系；③.確定輸入、輸出變量；④.列出真值表；⑵.由真值表寫出邏輯函數(shù)表達(dá)式；(用最小項(xiàng)積之和的形式。)⑶．對(duì)輸出邏輯函數(shù)進(jìn)行化簡。⑷．畫出邏輯電路圖。142.設(shè)計(jì)舉例：下面用兩個(gè)例子說明組合邏輯電路的設(shè)計(jì)方法。15單輸出組合邏輯電路的設(shè)計(jì)例1：設(shè)計(jì)一個(gè)電路比較器。假設(shè)兩個(gè)4位二進(jìn)制數(shù)，A=A3A2A1A0和B=B3B2B1B0。要求設(shè)計(jì)一組合邏輯電路對(duì)它們進(jìn)行比較，當(dāng)兩個(gè)數(shù)相同時(shí)，輸出為‘1’，否那么為‘0’161位比較器電路F=A⊕B=A⊙Bii圖117解：1.建立描述邏輯問題的真值表比較兩個(gè)4位二進(jìn)制數(shù)，假設(shè)每一位都相同，那么4位相同。，因此取Ai,Bi位i=0,1,2,3得到真值表只有當(dāng)A3=B3,A2=B2,A1=B1,A0=B0時(shí)兩個(gè)4位二進(jìn)制數(shù)才相同，假設(shè)中間有一位不相等，那么A≠BAiBifi001010100111182.由真值表寫出邏輯函數(shù)式：fi=AiBi+AiBi=Ai⊕Bi=Ai⊙Bi3.用NAND門實(shí)現(xiàn)一位比較器fi=AiBi+AiBi=AiBi+AiBi4.畫出一位二進(jìn)制比較電路（見圖1）5.由一位比較器得到4位二進(jìn)制同電路比較器，見下圖1974AC115218-bitidentity74ACT5208-bitidentity74FCT5218-bitidentity以上為三種MSI4位比較器電路Y=A0⊕B0A1⊕B1A2⊕B2A3⊕B3因?yàn)槊恳晃欢M(jìn)制數(shù)相等時(shí)，4位全相等，輸出才為1’。20例2：設(shè)計(jì)一個(gè)無進(jìn)位輸出的全加器電路解：1.全加器電路有3個(gè)輸出，其中兩個(gè)輸A、B分別為一位二進(jìn)制數(shù)，有三個(gè)輸入是低位的進(jìn)位輸出Cin2.列出全加器真值表Ai00001111Bi00110011Ci-101010101Si01101001Ci00010111213.寫出Si的邏輯函數(shù)式：Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=(AiBi+AiBi)Ci-1+(AiBi+AiBi)Ci-1=Ai⊕BiCi-1+(Ai⊕Bi)Ci-1=Ai⊕Bi⊕Ci-122ABCinSumC0utFullAdderAi⊕Bi⊕CinAiBiCi-1Outputun-carryFullAdder4.畫出邏輯電路圖23多輸入組合邏輯電路設(shè)計(jì)例3設(shè)計(jì)兩個(gè)4位二進(jìn)制數(shù)全加器解：1.全加器的工作過程如下：C2C1C0被加數(shù)AiA3A2A1A0加數(shù)Bi+B3B2B1B0進(jìn)位SiS3S2S1S0C2C1C0C324Ai00001111Bi00110011Ci-101010101Si01101001Ci000101111.寫出全加器的真值表2.寫出Si和Ci的邏輯函數(shù)式：由例2得到Si的邏輯函數(shù)式

Si=Ai⊕Bi⊕Ci-1進(jìn)位輸出Ci的邏輯函數(shù)表達(dá)式：Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=（Ai⊕Bi）Ci-1+AiBi253.畫出邏輯電路圖HalfAdderHalfAdderAi⊕Bi(Ai⊕Bi)Ci-1(Ai⊕Bi)⊕Ci-1(Ai⊕Bi)Cin+AiBi26S=A⊕BC=AB∑A∑BCoInputbitsSumcarry電路的缺點(diǎn)：因?yàn)槭沁M(jìn)位輸出運(yùn)算，要在Ai⊕Bi運(yùn)算之后才可以產(chǎn)生Co,要經(jīng)過3級(jí)門延遲時(shí)間，所以運(yùn)算速度慢由上圖可以看出，它是兩級(jí)半加器〔見以下圖〕組成的27改進(jìn)方法進(jìn)位輸出Co可以改寫成如下表達(dá)式：Co=（Ai⊕Bi）Ci-1+AiBi=AiBiCi-1+AiBiCi-1+AiBi（Ci-1+Ci-1）+AiBi=AiCi-1(Bi+Bi)+BiCi-1(Ai+Ai)+AiBi=AiCi-1+BiCi-1+AiBi28(Ai⊕Bi)⊕CinAiBi+AiCin+BiCinAiBiCin可以看出，進(jìn)位輸出Co的運(yùn)算與求和運(yùn)算同時(shí)進(jìn)行，當(dāng)然提高了運(yùn)算速度。由一位全加器可以實(shí)現(xiàn)4位二進(jìn)制全加器圖改進(jìn)后的全加器電路294位全加器的級(jí)聯(lián)方式ABCiCoSABCiCoSABCiCoSABCiCoSA4B4A3B3A2B2A1B1C0C4S4S3S2S1LSBMSB30例4.并行二進(jìn)制加法器加法器有兩種類型1.波紋進(jìn)位加法器如圖是波紋進(jìn)位器，每一位二進(jìn)制全加器的進(jìn)位輸出作為后一位全加器的輸入，進(jìn)位數(shù)逐位向前推移。顯然這樣的4位加法器的速度很慢。312.超前進(jìn)位加法器從圖上看到最終進(jìn)位輸出C4的產(chǎn)生與兩個(gè)因素有關(guān):1.本位數(shù)相加產(chǎn)生的進(jìn)位，2.低位進(jìn)位的傳輸速度。根據(jù)圖的進(jìn)位輸出原理，可以得到超前進(jìn)位加法器的前兩位電路圖〔〕32圖S1S0g1C0p1g0p0A1B1A0B033CMOS4位二進(jìn)制快速加法器芯片如以下圖74xx83;74C283,400834其它幾種MSI全加器列表DeviceNo.FamilyDescription74xx83TTL4-bitbinaryadderwithfastcarry74xx283TTL4-bitbinaryadderwithfastcarry74c83CMOS4-bitbinaryadderwithfastcarry4008CMOS4-bitbinaryadderwithfastcarry35用加法器設(shè)計(jì)組合邏輯電路加法器的用途和多，下面僅舉兩例說明用加法器實(shí)現(xiàn)組合邏輯電路的方法。36例：利用74LS283設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將BCDS8421碼轉(zhuǎn)成余3碼。解：思路：把要獲得的邏輯函數(shù)化成輸入變量與輸出變量或者輸入變量與常量成為在數(shù)值上相加的形式，再用加法器進(jìn)行設(shè)計(jì)378421BCD碼余3碼DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100

1.寫出真值表2.從真值表觀察BCD碼中的DCBA與Y3Y2Y1Y0始終相差0011，這就是傳說中的余3代碼的特征38D——A3Co——Co進(jìn)位輸出C——A2S3——Y3B——A1S2——Y2A——A0S1——Y1B3S0——Y0B2B1B0Ci

各位和為余3碼74LS2831用74LS283,便可接成符合要求的代碼轉(zhuǎn)換電路。39二進(jìn)制‘1’的補(bǔ)碼的減法:為了用二進(jìn)制‘1’的補(bǔ)碼作減法:取減數(shù)〔下面的數(shù)〕的‘1’的補(bǔ)碼;把‘1’的補(bǔ)碼加到被減數(shù)〔上面的數(shù)〕;有溢出表示答案為正，把溢出位加到最低位。該運(yùn)算叫循環(huán)進(jìn)位。如果沒有溢出那么答案為負(fù)，所得到的和取‘1’的補(bǔ)碼，就是正確的結(jié)果.40例用7483實(shí)現(xiàn)0110和1101加法〔進(jìn)位輸入C0=1〕7483B4A4B3A3B2A2B1A1C4∑4∑3∑2∑1

1

1

01

0110

C0

0

1

0011高位進(jìn)位控制端為0時(shí)實(shí)現(xiàn)加法41解：當(dāng)控制輸入端(control)C=0時(shí)，7483四位全加器做加法運(yùn)算，此時(shí)異或門起或門作用。1——CoA4A3A2A10110——A+B4B3B2B1+1101——BC0S4S3S2S110100C4結(jié)果：S=0100進(jìn)位C4=1427483C0B4A4B3A3B2A2B1A1C4∑4∑3∑2∑11101利用全加器7483實(shí)現(xiàn)0110和1101減法〔進(jìn)位輸入Co接地〕控制端為1時(shí)實(shí)現(xiàn)減法43例3.3.9用7483完成1011減101，兩個(gè)二進(jìn)制數(shù)減法解：10111011EAC〔循環(huán)進(jìn)位〕0101—101+1010+1101010110溢出位結(jié)果和的最高位為0，答案是+11044圖7483C0C40=add1=subtract在7483全加器上加一個(gè)與門，使最終進(jìn)位補(bǔ)到C0進(jìn)位輸入端，進(jìn)行一次循環(huán)進(jìn)位，得到減法的結(jié)果。45同樣，用4位加法器可以實(shí)現(xiàn)1的補(bǔ)碼的加法和減法運(yùn)算,下面是電路圖C0B4A4B3A3B2A2B1A1∑4∑

3∑2∑1c4+5v0=Add1=SubtractA4A3A2A1∑4∑3∑2∑1c41的補(bǔ)碼加減運(yùn)算電路463.4數(shù)值比較器ABAB圖3.4.1一位數(shù)值比較器47工作原理1.若A=B則A⊙B=1,即A=BY=1YE=ABAB=AB+AB2.若A>B則YG=AB=A+B,意味著：A=1,B=0YG=0,(A>B)3.若A<B則YL=AB=A+B即A=0,B=1YL=0(A<B)48根據(jù)一位數(shù)值比較器原理可以設(shè)計(jì)4位比較器i2i1i0假設(shè)A=B,那么輸出為‘1’假設(shè)A>B,那么A>B的輸出端為‘1’假設(shè)A<B,那么A<B的輸出端為‘1’比較兩個(gè)不帶符號(hào)的二進(jìn)制數(shù)49設(shè)A=a3a2a1a0,B=b3b2b1b0,將A、B進(jìn)行逐位比較,中間結(jié)果定義為i3i2i1i0。如果A、B有相同下標(biāo)位是相等的，則ik=ak

⊕bk=1(k=0,1,2,3)A=B的輸出就可寫成：A=B=i3i2i1i0對(duì)A>B的情況，考慮從最高位到最低位排列順序比較，A和B不想等，就會(huì)有A<B或A>B兩種情況：ak=0而bk=1，則A<B

ak=1而bk=0,

則A>BA>B=a3b3+i3a2b2+i3i2a1b1+i3i2i1a0b0從最高位到最低位逐位比較，得到A>B的結(jié)果。見下圖

50a3b3i3a2b2i2a1b1i1a0b0i000a3=b3

00a2=b200a1=b100a0=b001a3<b301a2<b201a1<b101a0<b010a3>b310a2>b210a1>b110a0>b011a3=b311a2=b211a1=b111a0=b0A<B的輸入可以用下式表示：A<B=〔A=B)+(A>B)即兩個(gè)數(shù)不相等同時(shí)也不屬于A>B的第三種情況---A<B51例用74LS85四位數(shù)值比較器比較A=1011,B=1100QA<BQA=BQA>B+5V得到結(jié)果10010912111314151234567A0B0A1B1A2B2A3B3IA<BIA=BIA>B

0011

1101兩個(gè)四位二進(jìn)制數(shù)比較，沒有低位輸入，所以IA=B=1,IA<B=0,IA>B=0次高位B>AQA<B=1,

QA=B=0,

QA>B=0即A<B從最高位開始比較，發(fā)現(xiàn)相等，那么比較次高位次高位B>A52Sec.3.5多路選擇器1.定義:

多路選擇器是一個(gè)數(shù)字控制開關(guān)，它能把n個(gè)數(shù)據(jù)信號(hào)分別接到一個(gè)輸出端。532.多路選擇器(a)電路符號(hào)(b)真值表sW0W1fsf01W0w101InputW0w154〔C〕用“積之和〞形式的電路

(d)用CMOS傳輸門組成的電路數(shù)字信號(hào)模擬信號(hào)W0W1SFCMOS傳輸門多路選擇器的電路形式553.四選一多路選擇器D0D1D2D300011011FS0S1D0D3D1D3S0S1邏輯符號(hào)電路圖564.多路選擇器的應(yīng)用E’用74153四選一多路選擇器實(shí)現(xiàn)八選一多路選擇器，其中或門為雙四選一的輸出，非門用來選擇兩個(gè)四選一中的哪個(gè)工作。F=G(C3+C2+C1+C0)+G’(C3’+C2’+C1’+C0’)57GS1A

1Y1B2A2Y2B3A3Y

3B4A4Y4B4791274X1571512356

11101413邏輯門

芯片74X157是二輸入四位多路選擇器58Da0Da1Da2DaEa’Db0Db1Db2Db3Eb’Y00Y11+E’雙四選一多路選擇器:74LS15359例3.5.1用4選1多路選擇器實(shí)現(xiàn)組合邏輯函數(shù)Y=S1S0+S1S0+S1S0=A1A0+A1A0+A1A0yD0D1D2D3E’S1S01E’A1A0060Sec3.6譯碼器:1.譯碼器的定義為每組二進(jìn)制地址選擇唯一輸出的電路，叫做譯碼器。612.譯碼器的分類〔1〕二進(jìn)制譯碼器(74LS138).〔2〕BCD譯碼器(二-十進(jìn)制).〔3〕顯示譯碼器(七段顯示譯碼器).621.二線—四線譯碼器Eny0y1y2y3ABEny0y1y2y3AB74LS139ABY00y001y110y211y3

真值表6312345786Y’0Y’1Y’2Y’3

Y’4Y’5Y’6Y’7

CAB111110101100000001011A’B’C’ABCS1S3S2E0103.3-8Decoder74LS1382.三—八譯碼器64y7=ABC(E)111y6=ABC(E)011y5=ABC(E)101y4=ABC(E)001y3=ABC(E)110y2=ABC(E)010y1=ABC(E)100y0=ABC(E)000yCBAE=S1S2S365變量(3-8)譯碼器存在的問題A2A1A0Y5Y4Y2Y5Y0Y2EntpLH.＞tpHL從3-8譯碼器邏輯圖可以看到：當(dāng)3條地址線A0、A1、A2發(fā)生變化時(shí)，由于門的傳輸延遲的分散性，將使譯碼器產(chǎn)生競爭、冒險(xiǎn)現(xiàn)象，在y5、y4、y2、y0將出現(xiàn)不穩(wěn)定的輸出脈沖，會(huì)對(duì)系統(tǒng)造成干擾6674LS138譯碼器芯片A0A1A267譯碼器的應(yīng)用例3.6.1將74LS13譯碼器擴(kuò)展成16選1的譯碼電路思路：將兩片譯碼器的使能端接成互補(bǔ)方式，就可以分別選擇兩個(gè)芯片中的任何一個(gè)芯片，每個(gè)芯片A、B、C三條地址線分別選擇對(duì)應(yīng)的一個(gè)輸出。68例用74LS138擴(kuò)展成64路輸出解：74LS138接成樹形擴(kuò)展方式，A5A4A3從000—111的八條輸出線，作為低級(jí)74LS138的使能控制信號(hào)。A2A1A0從000—111的八個(gè)地址輸出，這樣形成64個(gè)輸出。真值表見下頁69A5A4A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7000000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7001000

111……70例用譯碼器構(gòu)成數(shù)據(jù)分配器解：如左圖所示，A2A1A0為8條輸出的地址輸入將Data加于G2A’、G2B’的輸入端G1=071例.用譯碼器實(shí)現(xiàn)P1、P2組合邏輯函數(shù):

P1=A2A1A0+A2A1A0+A2A1A0+A2A1A0

P2=A2A1A0+A2A1A0+A2A1A0+A2A1A072解：令C=A2,B=A1,A=A0;譯碼器每個(gè)輸出對(duì)應(yīng)地址輸入變量的一個(gè)最小項(xiàng)m1=y1=A2A1A0,m7=y7=A2A1A0,m2=y2=A2A1A0,m4=y4=A2A1A0所以，P1=m1m2m4m7同樣，P2=m3+m5+m6+m7=m3m5m6m7上式表明,只要在74LS138的輸出附加兩個(gè)與非門，即可得到P1、P2組合邏輯函數(shù)73Sec.3.7

組合邏輯電路的VHDL設(shè)計(jì)方法Sec3.7.1VHDL設(shè)計(jì)語言Sec3.7.2用VHDL設(shè)計(jì)全加器Sec3.7.3VHDL多路選擇器設(shè)計(jì)Sec3.7.4VHDL設(shè)計(jì)譯碼器方法74Sec3.7.1VHDL設(shè)計(jì)語言1.VHDL設(shè)計(jì)語言的特點(diǎn):⑴.VHDL中的對(duì)象有四種根本類型：①.常量〔Constant〕②.信號(hào)〔signal〕③.變量〔variable〕④.文件〔File〕⑵.對(duì)象的一般書寫格式：對(duì)象類別標(biāo)識(shí)符表：子類型標(biāo)識(shí)［：＝初值］；

75(3).使用STD_LOGIC數(shù)據(jù)類型必須在程序開始要標(biāo)明兩行語句LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;76STD_LOGIC的意義：1.代表一種數(shù)據(jù)類型，增加了VHDL的靈活性；2.對(duì)所表示的邏輯型號(hào)提供標(biāo)準(zhǔn)數(shù)據(jù)類型；STD_LOGIC;STD_LOGIC_VECTOR。(要求LibraryandPackage說明語句〕3.可以表示幾種不同的值，可以描述不同的函數(shù)是0,1,Z,-,X等。77庫(Library)&程序包〔Package〕Library在編譯過程中STD_LOGIC作為VHDL編程的一組文件。這組文件叫作庫(Library)。第1行說明的是：程序代碼將利用IEEE庫〔Library〕。包〔Package〕在編譯器編譯代碼文件時(shí)使用的文件叫程序包〔Package〕,它密封在STD_LOGIC的定義中。程序包的名稱叫作：STD_LOGIC_1164。程序包的作用是指導(dǎo)編譯器在編譯文件過程中只使用包的子集，但通常在程序代碼中記作all,表示包的整體。78Sec3.7.2.用VHDL設(shè)計(jì)全加器

例1.VHDL設(shè)計(jì)一位全加器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;/調(diào)用IEEE庫，使用STD_LOGIC-1164程序包/ENTITYfulladdISPORT(Cin,X,Y：INSTD_LOGIC;s,Cout：OUTSTD_LOGIC)；ENDfulladd；/全加器實(shí)體〔定義、輸入、輸出口〕/ARCHITECTURELogicFuncOFfulladdISBEGINs＜＝xXORyXORCin；Cout＜＝〔xANDy〕OR〔CinANDx〕OR〔CinANDy〕；ENDLogicFunc；/全加器結(jié)構(gòu)體：全加器執(zhí)行過程描述/79

例2.4位全加器的VHDL描述方程

LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYadder4ISPORT(Cin：INSTD_LOGIC;x3,x2,x1,x0：INSTD_LOGIC;y3,y2,y1,y0：INSTD_LOGIC;s3,s2,s1,s0：OUTSTD_LOGIC;Cout：OUTSTD_LOGIC)；ENDadder4；80ARCHITECTUREStructureOFadder4ISSIGNALc1,c2,c3：STD_LOGIC；COMPONENTfulladdPORT〔Cin,x,y：INSTD_LOGIC；s,Cout：OUTSTD_LOGIC)；BEGINStage0：fulladdPORTMAP(Cin,x0,y0,s0,c1)；Stage1：fulladdPORTMAP(c1,x1,y1,s1,c2)；Stage2：fulladdPORTMAP(c2,x1,y2,s2,c3)；Stage3：fulladdPORTMAP(Cin＝＞c3,Cout＝＞Cout,x＝＞x3，y＝＞y3，s＝＞s3)；ENDStructure；81Sec.3.7.3VHDL多路選擇器設(shè)計(jì)并行語句A并行語句B并行語句C結(jié)構(gòu)體結(jié)構(gòu)體82結(jié)構(gòu)體書寫的一般形式如下：ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS---說明語句BEGIN－并行語句A－并行語句B：：ENDARCHITECTURE結(jié)構(gòu)體名83VHDL語言中能進(jìn)行并行處理的語句有：

Process進(jìn)程語句ConcurrentSignalAssignment并行信號(hào)代入語句ConditionSignalAssignment條件信號(hào)代入語句SelectSignalAssignment選擇信號(hào)代入語句ConcurrentProcedureCall并發(fā)過程調(diào)用語句Block塊語句ASSERT并行斷言語句GENERATE生成語句元件例化語句84并行信號(hào)賦值語句有兩種形式：條件型和選擇型。⑴條件型信號(hào)賦值語句的書寫格式如下：目標(biāo)信號(hào)〈＝表達(dá)式1WHEN條件1ELSE表達(dá)式2WHEN條件2ELSE表達(dá)式3WHEN條件3ELSE：：表達(dá)式nWHEN條件nELSE表達(dá)式n+1；85選擇型信號(hào)賦值語句的書寫格式With表達(dá)式select目標(biāo)信號(hào)＜＝表達(dá)式1when條件1表達(dá)式2when條件2表達(dá)式3when條件3：：表達(dá)式nwhen條件n86四選一多路選擇器設(shè)計(jì)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux4to1ISPORT(w0,w1,w2,w3:INSTD_LOGIC;s：INSTD_LOGIC_VECTOR(1DOWNTO0);f：OUTSTD_LOGIC)；ENDmux4to1；87ARCHITECTUREBehavierOFmux4to1ISBEGINWITHsSELECTf<=w0WHEN“00〞,w1WHEN“01〞,w2WHEN“10〞,w3WHENOTHERS；ENDBehavior；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;PACKAGEmux4to1_packageISCOMPONENTmux4to1PORT(w0,w1,w2,w3：INSTD_LOGIC；s：INSTD_LOGIC_VECTOR(1DOWNTO0);f：OUTSTD_LOGIC)；ENDCOMPONENT；ENDmux4to1_package；88Sec.3.7.4VHDL設(shè)計(jì)譯碼器方法

用VHDL方法設(shè)計(jì)譯碼器電路方法很多，主要有：１.從譯碼器邏輯電路結(jié)構(gòu)設(shè)計(jì)方法2.用數(shù)據(jù)流格式設(shè)計(jì)方法3.實(shí)體說明不變,支持結(jié)構(gòu)體的有源電平處理方法4.分層定義設(shè)計(jì)方法5.數(shù)據(jù)流定義的設(shè)計(jì)方法6.行為結(jié)構(gòu)的設(shè)計(jì)方法891.從譯碼器邏輯電路結(jié)構(gòu)設(shè)計(jì)例1.設(shè)計(jì)一個(gè)2輸入--4線譯碼器。libraryIEEE;useIEEE.std_logic_1164.all;entityV2to4decisport(I0,I1,EN:inSTD_LOGIC;Y0,Y1,Y2,Y3:outSTD-LOGIC);endV2to4dec;90architectureV2to4dec_sofV2to4decissignalNOTI0,NOTI1:STD_LOGIC;component:invport(I:inSTD_LOGIC;O:outSTD_LOGIC);endcomponent;component:and3port(I0,I1,I2::inSTD_LOGIC;O:outSTD_LOGIC);endcomponent;beginU1:invportmap(IO,NOTIO);U2:invportmap(I1,NOTI1);U3:and3portmap(NOTIO,NOTI1,EN,Y0);U4:and3portmap(IO,NOTI1,EN,Y1);U5:and3portmap(NOTIO,I1,EN,Y2);U6:and3portmap(IO,I1,EN,Y3);endV2to4dec_s;912.用數(shù)據(jù)流格式設(shè)計(jì)方法

例2.請(qǐng)用數(shù)據(jù)流格式設(shè)計(jì)方法，設(shè)計(jì)一個(gè)3輸入--8線譯碼器。libraryIEEE;useIEEE.std_logic_1164.all;entityV74x138isport(G1,G2A_L,G2B_L：inSTD_LOGIC;--enableinputsA：inSTD_LOGIC_VECTOR(2downto0);--selectinputsY_L：outSTD_LOGIC_VECTOR(0to7))；--decodedoutputsendV74x138;architectureV74x138_aofV74x138issignalY_L_i：STD_LOGIC_VECTOR(0to7);92beginwithAselectY_L_i<=“01111111〞when“000〞,“10111111〞when“001〞,“11011111〞when“010〞,“11101111〞when“011〞,“11110111〞when“100〞,“11111011〞when“101〞,“11111101〞when“110〞,“11111110〞when“111〞,“11111111〞whenothers；Y_L<=Y_L_iwhen(G1andnotG2A_LandnotG2B_L)=‘1’else“11111111〞；EndV74X138_a；93質(zhì)量比照提升情況

〔報(bào)告〕大連凱富隆食品報(bào)告人：李樹鵬2021年8月94提要1、公司根本概況2、產(chǎn)品生產(chǎn)相關(guān)標(biāo)準(zhǔn)3、生產(chǎn)設(shè)備的根本指標(biāo)4、實(shí)物質(zhì)量指標(biāo)5、計(jì)量檢測指標(biāo)6、質(zhì)量管理制度7、售后效勞指標(biāo)8、可持續(xù)開展指標(biāo)95一、概述

大連凱富隆食品系中日合資企業(yè)，主要是進(jìn)行食用菌、山野菜、蔬菜、水果等農(nóng)副產(chǎn)品類的真空軟包裝及其它包裝形式的保鮮食品加工。公司位于大連市保稅區(qū)二十里堡鎮(zhèn)十三里村，占地30000平方米，建筑面積15000平方米?？偼顿Y6000萬元，現(xiàn)有生產(chǎn)員工200余人。公司設(shè)計(jì)有3條生產(chǎn)線，于2000年5月正式投產(chǎn)，設(shè)計(jì)及結(jié)構(gòu)布局居于國內(nèi)領(lǐng)先水平，主要生產(chǎn)設(shè)備全部從日本引進(jìn)。2000年9月開始運(yùn)行ISO9001〔1994〕及HACCP質(zhì)量管理體系，2001年1月通過英國摩迪認(rèn)證公司的ISO9001及HACCP認(rèn)證。目前產(chǎn)品主要有低酸性食品、酸性食品、酸化食品、漬味食品、鹽漬產(chǎn)品等，二十余個(gè)品種，近百個(gè)規(guī)格，年生產(chǎn)能力將近萬噸。

96★概述公司生產(chǎn)的產(chǎn)品為真空軟包裝保鮮食品，主要以中國山區(qū)無污染、高營養(yǎng)的食用菌、山野菜及聯(lián)合管理種養(yǎng)植的玉米、蘋果、蘿卜、土豆等新鮮無公害農(nóng)副產(chǎn)品為原料，并于2006年通過了歐盟的GAP認(rèn)證(現(xiàn)為GLOBALG.A.P)，采用高科技的工藝技術(shù)，配備日本先進(jìn)的生產(chǎn)設(shè)備，加工制作而成。公司設(shè)有專門的研究開發(fā)機(jī)構(gòu)，已建立了一套較為完備的原料標(biāo)準(zhǔn)化栽培、加工、產(chǎn)品質(zhì)量檢測和衛(wèi)生平安控制體系，產(chǎn)品出廠合格率達(dá)100%，可根據(jù)顧客及市場的需要開發(fā)生產(chǎn)出令消費(fèi)者滿意的各類食品。公司曾被評(píng)為園藝產(chǎn)品出口示范企業(yè)、遼寧省騰龍企業(yè)、遼寧省農(nóng)業(yè)產(chǎn)業(yè)化重點(diǎn)龍頭企業(yè)、大連市高新技術(shù)企業(yè)。

97★概述公司主要產(chǎn)品的質(zhì)量水平始終居于國內(nèi)領(lǐng)先地位，產(chǎn)品100%出口。主要產(chǎn)品品種在日本同類產(chǎn)品的市場占有率達(dá)60%。08年席卷全球的金融危機(jī)中，依靠良好的品質(zhì)、完善的生產(chǎn)管理體系及優(yōu)秀的售后效勞，生產(chǎn)業(yè)績得以穩(wěn)步增長。公司本著“同舟共濟(jì)。致力于人類的健康事業(yè)〞的企業(yè)理念，以優(yōu)質(zhì)的產(chǎn)品和滿意的效勞贏得商機(jī)，于技術(shù)創(chuàng)新和管理改進(jìn)中尋求共同開展。附公司簡介、各種榮譽(yù)及認(rèn)證證書98二、產(chǎn)品生產(chǎn)相關(guān)標(biāo)準(zhǔn)公司為了使產(chǎn)品更加適應(yīng)國際市場的要求，管理更加符合國際慣例，確保食品的平安性。根據(jù)?中華人民共和國食品平安法?及?出口食品廠、庫衛(wèi)生注冊(cè)標(biāo)準(zhǔn)?、?中華人民共和國國家質(zhì)量監(jiān)督檢驗(yàn)檢疫總局令第20號(hào)?，并參照CAC?食品衛(wèi)生通那么?FDA法規(guī)和日本厚生省相關(guān)法律法規(guī)等國外的法律法規(guī)的要求，摩迪?可操作性的HACCP體系標(biāo)準(zhǔn)?并結(jié)合本公司的實(shí)際情況，制定了本公司的質(zhì)量管理體系及相應(yīng)的程序文件和生產(chǎn)管理三級(jí)文件，生產(chǎn)監(jiān)控檢測標(biāo)準(zhǔn)主要依據(jù)?中華人民共和國出入境檢驗(yàn)檢疫行業(yè)標(biāo)準(zhǔn)?SN/T0400標(biāo)準(zhǔn)要求，成品品質(zhì)標(biāo)準(zhǔn)主要依據(jù)國標(biāo)及客戶標(biāo)準(zhǔn),既符合我國出口食品標(biāo)準(zhǔn)，還符合進(jìn)口國進(jìn)口食品標(biāo)準(zhǔn)。991、原料采購與監(jiān)控通過推廣“公司+基地+農(nóng)戶〞的產(chǎn)業(yè)化開展模式，將產(chǎn)品的產(chǎn)、供、銷鏈緊緊聯(lián)系在一起，公司按照市場的需要，與農(nóng)民簽訂?種植/養(yǎng)殖收購合同?，由公司給農(nóng)民提供市場信息、資金、技術(shù)和良種等效勞，采用歐盟良好農(nóng)業(yè)標(biāo)準(zhǔn)〔〕管理模式，種植甜玉米、白蘿卜、紫蘇葉、蘋果、馬鈴薯、胡蘿卜、地瓜、滑子蘑等，由于生產(chǎn)需求的不斷擴(kuò)大近幾年公司還建立了專門的蘑菇養(yǎng)殖基地。對(duì)于局部外購的原料還有定性判定的農(nóng)殘檢測儀進(jìn)行監(jiān)控。對(duì)于原料的監(jiān)控主要按照日本肯定列表制的條例要求進(jìn)行控制。同時(shí)日方每年對(duì)基地的水質(zhì)、蘑菇培養(yǎng)基料、原料在日本進(jìn)行檢測。附：GAP良好農(nóng)業(yè)標(biāo)準(zhǔn)肯定列表制我公司及日方局部檢測結(jié)果1002．輔料、包裝材料的采購與控制局部輔料與包材由客戶提供。其余的選擇合格的供給商，每次供貨提供合格證明，每年度提供相關(guān)的資質(zhì)證明。進(jìn)貨按標(biāo)準(zhǔn)驗(yàn)收。輔料、包裝材料的有效監(jiān)控能夠保證產(chǎn)品的平安性和品質(zhì)的穩(wěn)定性。附：輔料檢驗(yàn)證明驗(yàn)收記錄1013．生產(chǎn)過程控制生產(chǎn)過程控制的主要依據(jù)為SN/T0400.1~0400.9-2005、SN/T0400.10~0400.11-2002要隨時(shí)注意標(biāo)準(zhǔn)的修訂，尤其是SN/T0400.10?出口罐頭檢驗(yàn)規(guī)程蒸煮袋食品?在包材檢驗(yàn)及生產(chǎn)過程控制中是良好的指導(dǎo)操作依據(jù)。生產(chǎn)管理體系控制的主要依據(jù)為公司建立較為完備的產(chǎn)品質(zhì)量和衛(wèi)生平安控制體系，生產(chǎn)的所有產(chǎn)品都嚴(yán)格認(rèn)真的按標(biāo)準(zhǔn)操作程序執(zhí)行國際、國內(nèi)衛(wèi)生及其食品平安指標(biāo)。在近十年的生產(chǎn)運(yùn)行中持續(xù)改進(jìn)，使生產(chǎn)得到有效控制，產(chǎn)品平安性滿足不斷提升的國際市場需求。102

①生產(chǎn)加工用水衛(wèi)生的控制生產(chǎn)加工中水的平安性占首要地位，對(duì)水的監(jiān)控尤為重要。通過對(duì)水質(zhì)狀況的全面檢測監(jiān)控找出每日監(jiān)控的關(guān)鍵點(diǎn)，作為水質(zhì)平安性監(jiān)控的快速判定手段。例如：余氯的檢測可以快速反映水質(zhì)微生物的根本狀況，再輔以微生物檢測作為定量評(píng)定，余氯不合格快速調(diào)整加藥量即可保證水的平安性，微生物檢驗(yàn)可作為加氯措施的驗(yàn)證手段。同時(shí)客戶還提供了水色度、濁度、水質(zhì)硝酸鹽、亞硝酸鹽的快速檢測監(jiān)控方法和藥品，對(duì)于平時(shí)的水質(zhì)監(jiān)控和雨季的水質(zhì)監(jiān)控有了快速檢測的平臺(tái)。103

②生產(chǎn)過程工藝衛(wèi)生和工序衛(wèi)生的控制產(chǎn)品的平安性及生產(chǎn)本錢的合理化與工藝衛(wèi)生和工序衛(wèi)生的控制密不可分。新產(chǎn)品的開發(fā)生產(chǎn)平安性都需要詳細(xì)的工藝衛(wèi)生檢驗(yàn)及工序衛(wèi)生檢驗(yàn)的數(shù)據(jù)支持判定出合理的生產(chǎn)控制數(shù)據(jù)。良好的防護(hù)工服、上崗前的健康檢查、合理的消毒方案、良好的衛(wèi)生習(xí)慣的養(yǎng)成，與工藝、工序衛(wèi)生平行檢驗(yàn)相掛鉤，作為有效的驗(yàn)證手段，使生產(chǎn)流程合理化，提高了生產(chǎn)效率和產(chǎn)品質(zhì)量，從而降低了生產(chǎn)本錢。同時(shí)客戶還提供了工藝衛(wèi)生的快速檢測監(jiān)控方法和藥品，對(duì)于產(chǎn)前、產(chǎn)后的工藝衛(wèi)生監(jiān)控有了快速檢測的平臺(tái)。104③生產(chǎn)過程的控制生產(chǎn)過程嚴(yán)格按照各工序的生產(chǎn)體系文件進(jìn)行，CCP關(guān)鍵工序的操作人員和監(jiān)控人員經(jīng)過培訓(xùn)并按體系文件規(guī)定操作，按要求做好監(jiān)控、驗(yàn)證和記錄。記錄的真實(shí)、有效性和可追溯性是產(chǎn)品品質(zhì)保證良好保證，決不能敷衍了事、弄虛作假，最終損壞的是自身的品質(zhì)信譽(yù)度。我們按SN/T0400.10標(biāo)準(zhǔn)制定的?蒸煮袋檢查作業(yè)標(biāo)準(zhǔn)書?在生產(chǎn)中有效實(shí)施與監(jiān)控，得到了客戶的認(rèn)可。105附：關(guān)鍵部位圖片?中華人民共和國出入境檢驗(yàn)檢疫行業(yè)標(biāo)準(zhǔn)?SN/T0400標(biāo)準(zhǔn)的網(wǎng)址下載:///標(biāo)準(zhǔn)分享網(wǎng):///摩迪中國網(wǎng)頁：106④成品品質(zhì)控制成品品質(zhì)標(biāo)準(zhǔn)主要依據(jù)國標(biāo)的根底上，參考客戶標(biāo)準(zhǔn)進(jìn)行操作控制，使成品滿足出口國的標(biāo)準(zhǔn)要求。產(chǎn)品出廠前做全面的檢測包括對(duì)全套生產(chǎn)記錄的審核，這樣才能做到投訴的快速反映。附：客戶成品檢驗(yàn)報(bào)告出口合同范本客戶方提供工藝范本107三、生產(chǎn)設(shè)備的根本指標(biāo)

公司的主要生產(chǎn)設(shè)備均自日本引進(jìn)，其中包括毛發(fā)去除機(jī)、切片機(jī)、電蒸汽炒煮鍋、真空封口機(jī)、金屬重量檢測機(jī)、殺菌釜、X光機(jī)。生產(chǎn)中使用的還有噴碼機(jī)、夾層鍋、篩洗機(jī)、水處理設(shè)備、鍋爐等等，公司針對(duì)各種設(shè)備進(jìn)行不同的維護(hù)與保養(yǎng)，日常對(duì)設(shè)備良好的管理，合理的使用，使生產(chǎn)具備了良好的穩(wěn)定性，產(chǎn)品的品質(zhì)得到有效的保證。與生產(chǎn)相配套的硬件設(shè)施也不斷改進(jìn)，建筑結(jié)構(gòu)、進(jìn)排氣系統(tǒng)、給排水系統(tǒng)、供電系統(tǒng)、環(huán)保系統(tǒng)的不斷完善及良好的運(yùn)作有效的保障了生產(chǎn)的正常運(yùn)行。X光機(jī)的引進(jìn)更進(jìn)一步保證了不透明鋁箔袋產(chǎn)品的異物檢查，有效的指導(dǎo)生產(chǎn)控制的環(huán)節(jié)點(diǎn)，提高了客戶的信譽(yù)度。附生產(chǎn)設(shè)備臺(tái)賬設(shè)備布置圖主要生產(chǎn)設(shè)備的操作與保養(yǎng)108更衣室工器具室男更衣室男浴室風(fēng)淋室消毒池女衛(wèi)生間挑選間充填間包裝間男浴室女衛(wèi)生間客戶倉庫配藥室風(fēng)淋室充填間升降機(jī)升降機(jī)清洗間處理間挑選間恒溫庫挑選間備料間男更衣室殺菌間女浴室女更衣室倉男衛(wèi)生間包裝間漬味間處理間