實(shí)驗(yàn)一 Quartus Ⅱ軟件功能和使用方法

EDA課程實(shí)驗(yàn)1、QuartusⅡ軟件功能和使用方法電子信息工程一、實(shí)驗(yàn)?zāi)康模?、理解可編程邏輯器件的設(shè)計(jì)原理及工作流程；2、學(xué)習(xí)EDA軟件QuartusⅡ功能與使用方法

；3、了解VerilogHDL語言邏輯編程設(shè)計(jì)基本過程。二、實(shí)驗(yàn)內(nèi)容1、了解可編程邏輯器件設(shè)計(jì)原理。3、學(xué)習(xí)通過原理圖輸入設(shè)計(jì)數(shù)字電路選擇器。2、學(xué)習(xí)QuartusⅡ軟件功能及基本使用方法。⑴大型邏輯開發(fā)的器件有如下兩種：1、可編程邏輯器件設(shè)計(jì)原理就是利用電子設(shè)計(jì)自動(dòng)化(EDA)軟件和工具對(duì)器件進(jìn)行數(shù)字控制系統(tǒng)開發(fā)的過程。FPGA器件的內(nèi)部結(jié)構(gòu)示意圖

⑵FPGA/CPLD開發(fā)工具如下：

SoC：SYSTEMonaCHIP目前EDA技術(shù)可以在一片F(xiàn)PGA或CPLD器件上實(shí)現(xiàn)一個(gè)完整數(shù)字系統(tǒng)，這就是SOC。FPGA或CPLDEDA技術(shù)2、數(shù)字控制系統(tǒng)設(shè)計(jì)的流程

基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)流程

①.原理圖輸入(Schematicdiagrams)②、硬件描述語言(HDL文本輸入)⑴設(shè)計(jì)輸入（1）ABEL-HDL（2）AHDL（3）VHDL（4）VerilogHDLIEEE標(biāo)準(zhǔn)硬件描述語言與軟件編程語言有本質(zhì)的區(qū)別⑵綜合（Synthesis）將較高層次的設(shè)計(jì)描述自動(dòng)轉(zhuǎn)化為較低層次描述的過程?！粜袨榫C合：從算法表示、行為描述轉(zhuǎn)換到寄存器傳輸級(jí)（RTL）。◆邏輯綜合：RTL級(jí)描述轉(zhuǎn)換到邏輯門級(jí)（包括觸發(fā)器）。◆版圖綜合或結(jié)構(gòu)綜合：從邏輯門表示轉(zhuǎn)換到版圖表示，或轉(zhuǎn)換到PLD器件的配置網(wǎng)表表示。綜合器是能自動(dòng)實(shí)現(xiàn)上述轉(zhuǎn)換的軟件工具，是能將原理圖或HDL語言描述的電路功能轉(zhuǎn)化為具體電路網(wǎng)表的工具。C、ASM...程序CPU指令/數(shù)據(jù)代碼：0100101000101100軟件程序編譯器COMPILER軟件編譯器和硬件綜合器區(qū)別VHDL/VERILOG.程序

硬件描述語言綜合器SYNTHESIZER為ASIC設(shè)計(jì)提供的電路網(wǎng)表文件（a）軟件語言設(shè)計(jì)目標(biāo)流程（b）硬件語言設(shè)計(jì)目標(biāo)流程⑶布局布線布局布線可理解為將綜合生成的電路邏輯網(wǎng)表映射到具體的目標(biāo)器件中實(shí)現(xiàn)，并產(chǎn)生最終的可下載文件的過程。布局布線將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射，把整個(gè)設(shè)計(jì)分為多個(gè)適合器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊，并根據(jù)用戶的設(shè)定在速度和面積之間做出選擇或折中；布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線；布線則是利用器件的布線資源完成各功能塊之間和反饋信號(hào)之間的連接。⑷仿真（Simulation）

功能仿真（FunctionSimulation）時(shí)序仿真（TimingSimulation）仿真是對(duì)所設(shè)計(jì)電路的功能的驗(yàn)證⑸編程配置

把適配后生成的編程文件裝入到CPLD或FPGA器件中的過程稱為下載。通常將對(duì)基于EEPROM工藝的非易失結(jié)構(gòu)CPLD器件的下載稱為編程（Program），將基于SRAM工藝結(jié)構(gòu)的FPGA器件的下載稱為配置（Configure）。三、實(shí)驗(yàn)步驟1、QuartusⅡ啟動(dòng)和窗口功能：以下是啟動(dòng)QuartusⅡ完整的軟件開始畫面:工程導(dǎo)航程序運(yùn)行狀態(tài)狀態(tài)反饋信息2、由原理圖輸入構(gòu)建數(shù)字系統(tǒng)步驟①新建文件，選擇BlockDiagram/SchematicFile原理圖輸入類型，保存文件mux21a.bdf在一工程目錄mux21a中(可以在電腦中先建立該目錄）。出現(xiàn)如圖畫面可以選擇Y，直接進(jìn)入建立該文件的系統(tǒng)工程，進(jìn)行一系列后期的編譯、仿真和下載驗(yàn)證等設(shè)置過程，最后進(jìn)入電路圖輸入編輯狀態(tài)。如果選擇N直接進(jìn)入電路圖編輯狀態(tài)，但之后還有將該文件包含在要建立的工程設(shè)置中。②這里選擇Y，進(jìn)行有關(guān)工程設(shè)置。（工程目錄、工程文件、器件和仿真選擇等）繼續(xù)繼續(xù)繼續(xù)選擇可編程器件公司和器件型號(hào)選擇工程目錄和工程文件名將文件加入到工程中顯示所建立的工程名和文件名以及將要建立的數(shù)字系統(tǒng)所要仿真和運(yùn)行的器件。這些是用于選擇其它軟件進(jìn)行分析、仿真等設(shè)置