RS編碼器的優(yōu)化設計及FPGA實現_第1頁
RS編碼器的優(yōu)化設計及FPGA實現_第2頁
RS編碼器的優(yōu)化設計及FPGA實現_第3頁
RS編碼器的優(yōu)化設計及FPGA實現_第4頁
RS編碼器的優(yōu)化設計及FPGA實現_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

RS編碼器的優(yōu)化設計及FPGA實現引言Reed-Solomon碼首先是由Reed和Solomon兩人于1960年提出來的，簡稱為RS碼。這是一類具有很強糾錯能力的多進制BCH碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，也是一類典型的代數幾何碼。RS碼一直以來都是國際通信領域研究的熱點之一。本文以戰(zhàn)術軍用通信系統的首選碼RS(31，15)碼為例，對生成多項式進行了優(yōu)化，并采用查表法的原理極大地提高了編碼器運算數據的能力，縮短了運算周期，最終利用VHDL語言編譯，在FPGA中實現，得到了正確的RS編譯碼。1RS編碼原理能糾正t個錯誤的RS(n，k)碼具有如下特性：碼長：n=2m-1符號或m(2m-1)比特;信息碼元數：k=n-2t符號或mk比特;監(jiān)督碼元數：n-k=2t符號或m(n-k)比特;最小距離：d=2t+1=n-k-1符號或m(n-k+1)比特;最小距離為d的本原RS碼的生成多項式一般為：令信息元多項式為：監(jiān)督多項式為：則碼多項式為：式中：Q(x)是g(x)整除C(x)所得的商式。所有這些原理都與二進制循環(huán)碼一樣，不同的僅在于運算方法。對于二進制碼，碼多項式各項系數只能取0或1，多項式的加減乘除是模二運算，是定義在GF(2)域上的多項式?，F在碼多項式各項系數可以取q=2m種不同的值，應當是定義在GF(2m)域上的多項式。2生成多項式的優(yōu)化以RS(31，15)為例，n=31，k=15，可糾正錯誤數為t=(n-k)/2=8;以為本原多項式，可得到GF(25)上的元素如表1所示。一般的生成多項式為：則碼字多項式以為零點。由于注意到：3RS編碼器的設計在GF(2m)域上的加法運算實際上就是每位作異或運算，由異或門組合而成即可。由于優(yōu)化了生成多項式g(x)，這里只需要在ROM中存入的乘法表即可。由加法模塊和乘法模塊組成的一級模二運算電路如圖1所示。利用ISE9.0仿真軟件得到的運算一級模二運算的仿真圖如圖2所示。生成的一級模二運算模塊如圖3所示。依次連接多個模二運算模塊，進行一步步模二運算，得到余數多項式的系數，即為RS校驗碼。圖4為當信息碼字為M時的RS編譯結果。可看到此時：4FPGA實現通過RS編碼后的數據為5×31的矩陣，形如;將5行數據交織編碼，交織度為I=5，得到(aobocodoeoa1b1c1d1e1…a30b30c30d30e30)的形式，利用示波器從串口讀出，得到波形圖如圖5所示。5結語給出的RS編碼器設計方法對生成多項式進行了優(yōu)化，使得ROM中需要存入的乘法表大幅減少，模擬模二運算的步驟設計編

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論