基于FPGA的綜合技術分析（RTL分析、SDC約束和綜合向導）

基于FPGA的綜合技術分析（RTL分析、SDC約束和綜合向導）大多數(shù)FPGA設計人員都充滿熱情地開展專業(yè)化問題解決和創(chuàng)造性工作，當然，他們工作壓力也相當大，工作流程也非常單調乏味。幸運的是，EDA公司和FPGA廠商不斷開發(fā)新的工具和方法，推進繁瑣任務的自動化，幫助設計團隊集中精力做好創(chuàng)造性工作。下面我們就來看看FPGA工具流程的演進發(fā)展，了解一下現(xiàn)代FPGA團隊是如何利用RTL分析、約束生成和綜合導向來減少設計迭代的。如果您已經是一名FPGA設計專業(yè)人士，那么將擁有輝煌的職業(yè)發(fā)展前景，因為越來越多傳統(tǒng)上需要ASIC實現(xiàn)的設計現(xiàn)已改用FPGA。隨著新一代芯片工藝技術的推出，設計ASIC的成本正呈幾何級數(shù)增加。與此同時，F(xiàn)PGA廠商則能利用最新工藝技術實現(xiàn)新一代產品，且不會讓客戶承擔過重的成本負擔。但不容樂觀的是，F(xiàn)PGA設計相當復雜，需要跟ASIC流程一樣復雜的工具流程，這往往需要整個設計團隊的共同努力才能完成，而不能光靠一名設計人員。因此，F(xiàn)PGA設計團隊在著手ECO或新項目之前應認真分析現(xiàn)有的工具套件。那么好消息呢？就是新一代EDA工具如雨后春筍般涌出，可助他們一臂之力。設計人員可選擇采用標準數(shù)據格式且易于安裝和使用的工具，簡化流程集成工作，而且能夠在選定的平臺（不管是Windows還是Linux）上實現(xiàn)本機運行。FPGA工具流程的發(fā)展演進這些年來，F(xiàn)PGA設計日趨復雜，工具流程也隨之發(fā)展，而且越來越像ASIC流程。上世紀90年代，F(xiàn)PGA流程（見圖1的流程A）跟當時的簡易ASIC流程一樣，最初以RTL為基礎，并采用綜合及布局布線工具。隨著設計變得進一步復雜化，F(xiàn)PGA團隊在流程中增加了時序分析功能，幫助客戶確保設計能按指定的頻率運行。今天的FPGA已經發(fā)展為龐大的系統(tǒng)平臺，設計團隊通常要通過RTL分析來最小化設計迭代，并確保設計能夠實現(xiàn)相應的性能目標。進而言之，由于今天的FPGA設計項目非常龐大復雜，所以設計人員需要想盡一切辦法更好地了解設計的規(guī)模和復雜性，以便更好地控制流程中的工具，加速設計上市進程?，F(xiàn)代FPGA設計團隊正在采用一種新型方法，那就是在整個設計流程中貫穿約束機制。我們不妨看看當下最流行的、現(xiàn)已得到賽靈思最新Vivado流程支持的一種約束方法——Synopsys設計約束(SDC)格式，以及了解如何通過SDC讓設計項目受益。什么是SDC？SDC是一款基于TCL的格式，可用來設定設計目標，包括設計的時序、功耗和面積約束。一些產品能讀取或寫入SDC。一些示例SDC約束包括時序約束（如創(chuàng)建時鐘、創(chuàng)建生成時鐘、設置輸入延遲和設置輸出延遲）和時序例外（如設置錯誤路徑、設置最大延遲、設置最小延遲以及設置多周期路徑）。這些SDC約束通常應用于寄存器、時鐘、端口、引腳和網絡（連線）等設計對象。需要指出的是，盡管SDC是標準化格式，但生成的SDC和讀取SDC之間還是略有差異（不同工具之間有差異）。了解這些差異并積極采取措施，有助于避免意外情況的發(fā)生。SDC不應過于復雜SDC最常見的應用就是約束綜合。一般說來，設計人員要考慮設計的哪些方面需要約束，并為其編寫SDC。設計人員通常要執(zhí)行流程B中描述的流程，首次肯定無法進行時序收斂。隨后要反復手動盲目嘗試添加SDC，以實現(xiàn)時序收斂，或讓設計能在指定的頻率上工作。許多從事過上述工作的設計人員都抱怨說設計迭代要花好幾個星期，往往會拖延設計進程。迭代的另一個問題在于，數(shù)名設計人員可能在不同的地點為SDC設計不同的模塊。這樣設計工作會變得非常復雜，設計團隊必須想辦法驗證SDC，避免在芯片級封裝階段出現(xiàn)層級名稱的沖突。要確保進行有效的設計協(xié)作，就必須采用適當?shù)墓ぞ吆头椒?。流程C是現(xiàn)代化流程，除了流程B的工具之外還采用了分析、SDC約束和高層次綜合技術，在解決上述問題方面發(fā)揮了重大作用。綜合向導對典型的FPGA設計而言，綜合解決方案還處于探索階段，不管是面積、速度還是功耗的優(yōu)化，都存在多個局部最大值和局部最小值。利用智能向導，我們能實現(xiàn)最佳解決方案，避免綜合工具聚集到任意的局部最小值。最有效的向導之一就是采用錯誤路徑和多周期路徑，避免綜合工具為不必要的組件浪費寶貴的優(yōu)化時間。不過，找到設計中的所有錯誤路徑(FP)和多周期路徑(MCP)并不容易?；ㄉ献銐虻臅r間，我們能找到一些簡單的FP和MCP，不過一些涉及狀態(tài)機和計數(shù)器的復雜FP和MCP（特別是在多個層級中）則很難找到。幸運的是，F(xiàn)PGA設計人員可采用BluePearlSof