FPGA時序約束一如何查看具體錯誤的時序路徑_第1頁
FPGA時序約束一如何查看具體錯誤的時序路徑_第2頁
FPGA時序約束一如何查看具體錯誤的時序路徑_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

FPGA時序約束一如何查看具體錯誤的時序路徑?1、時序錯誤的影響一個設(shè)計的時序報告中，designrun時序有紅色，裕量（slack）為負數(shù)時，表示時序約束出現(xiàn)違例，雖然個別違例不代表你的工程就有致命的問題，但是這是一個風(fēng)險（時序報告是按照工藝、電壓以及溫度的上下限給出的結(jié)果）。當(dāng)違例數(shù)較多，也就意味著設(shè)計在實際環(huán)境中出現(xiàn)問題的概率也會越大。時間裕量包括建立時間裕量和保持時間裕量（setupslack和holdslack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時間或保持時間所多出的時間，那么“裕量”越多，意味著時序約束越寬松。2、如何查看具體錯誤的時序路徑上述錯誤的時序，雙擊可以看到詳細的時鐘路徑和數(shù)據(jù)路徑，右鍵可以看到具體代碼中的原理圖。個人比較喜歡先查看原理圖可以很直觀的看到到底是哪一塊的代碼錯了。在調(diào)試的過程中發(fā)現(xiàn)，基本上時序錯誤都是代碼的錯誤，比如沒有跨時鐘操作（跨時鐘需要打兩拍，跨時鐘一些信號前后初始化不一致）；數(shù)據(jù)路徑過長（主要是針對位寬較大的數(shù)據(jù)，路徑又長。解決辦法是在該路徑上添加寄存器）。出現(xiàn)時序錯誤，先從代碼邏輯上找問題，代碼邏輯排查完了，在考慮時序怎么約束。3、clock

interaction時序錯誤還可以通過下圖查看，以前特別愛用里面的指令

setfalse

path

和set

clock

groups。自從意識到大部分的時序錯誤都是邏輯錯誤導(dǎo)致以后，基本沒用到這兩句話。有一次盲目的使用setfalse

path指令，沒有對setfalse

path的用法有深刻理解，

導(dǎo)致代碼邏輯不正常后，就更不會輕易用這些優(yōu)化指令了。擴展：1）set_false_path設(shè)置偽路徑后，不再對特殊路徑進行時序分析。特殊路徑如測試邏輯、添加同步電路后的跨時鐘域路徑等。在兩個時鐘域之間應(yīng)該相互設(shè)置為set_false：（注意：只是不對特殊路徑進行時序分析，而不是只要出現(xiàn)錯誤就能用這句話）set_false_path-from[get_clocksclk_a]-to[get_clocksclk_b]set_false_path-from[get_clocksclk_b]-to[get_clocksclk_a]2）set_clock_groups：添加完以后事這樣的set_clock_groups-asynchrono

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論