微電子材料與芯片

6.4微電子材料與芯片6.4.1微電子芯片開展概述1.6.4.1微電子芯片開展概述微電子技術(shù)：以集成電路為核心的電子技術(shù)。是在電子電路和系統(tǒng)的超小型化和微型化過程中逐漸形成和開展起來的。它的每一創(chuàng)新都使社會(huì)化信息程度得到開展。2.全球IC市場開展?fàn)顩r3數(shù)據(jù)來源：WSTS,Dataquest(2004.3)日本韓國中國臺(tái)灣中國大陸26212633454951556077102144132137126149204139141177217246240265-$200-$150-$100-$50$0$50$100$150$200$250$300'84'85'86'87'88'89'90'91'92'9394'95'96'97'98'99'00'01'02'03'04'05'06'07銷售額（BUS$）-0.4-0.3-0.2-0.100.10.20.30.40.5增長銷售額因特爾創(chuàng)始人：戈登.摩爾摩爾定律：每一代〔3年〕硅芯片上的集成密度翻兩番。加工工藝的特征線寬每代以30%的速度縮小。3.過去和現(xiàn)在的比較晶體管電容晶體管配線印刷版電容單晶硅電阻晶體管氧化層Al配線多晶硅擴(kuò)散層電阻占用面積只有原來的四億分之一4.5集成電路組成材料金屬：Al，Cu，AuSiO2P型硅N型硅多晶硅最根本的NMOS單元其它：有機(jī)材料、封裝陶瓷、塑料等5.封裝體的主要類型ＤＩＰ〔DualInlinePackage〕ＳＯＰ〔SmallOutlineL-LeadedPackage〕ＱＦＰ〔QuadFlatPackage〕ＢＧＡ〔BallGridArray〕ＱＦＮ〔QuadFlatNon-LeadedPackage〕CSP〔ChipScalePackage〕FC-BGA〔FlipChipBGA〕

BGA型引線框架型μBGA66.外腿封裝樹脂金屬引線芯片金屬襯底內(nèi)腿金線芯片塑封樹脂引線框架導(dǎo)電性粘接劑引線框架型封裝材料77.BGA型封裝的材料塑封樹脂BGA基板焊球芯片金絲與引線框架型封裝不同的地方88.焊料及焊球ChipDIEChipPCBPCBSnPbPlatedLeadBT(BismaleimideTriazine)SubstrateAuWireSolderJointSolderBallSolderPaste焊料作為電子封裝技術(shù)中最根本的互連材料，在實(shí)現(xiàn)封裝和保證可靠性方面承擔(dān)著極為重要的角色焊料99.鉛的危害SO2，NO2，Cl2酸性雨鉛污染地下水鉛含有飲料水含鉛電子垃圾土壌汚染Pb+1/2O2→PbOPbO+H2SO4→PbSO4+H2OPbO+HNO3→Pb(NO3)+H2OPbO+2HCl→PbCl2+H2O1010.Sn-Ag系〔Sn-Ag、Sn-Ag-Cu等〕熔點(diǎn)高〔217-221℃〕本錢高〔Sn-Pb的二倍〕能耗大目前主要的無鉛焊料Sn-Zn系〔Sn-Zn、Sn-Zn-Bi等〕熔點(diǎn)低〔198-199℃〕本錢低〔與Sn-Pb相當(dāng)〕資源豐富1111.集成電路：IntegratedCircuit，縮寫IC通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成〞在一塊半導(dǎo)體單晶片〔如硅或砷化鎵〕上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能.12.集成電路

集成電路：制作在單塊半導(dǎo)體材料上并通過連接形成完整電路的各種元器件的集合。大局部固態(tài)器件的功能取決于組成器件結(jié)構(gòu)的一個(gè)或者多個(gè)PN結(jié)的性質(zhì)。集成電路中電子部件的典型硅結(jié)構(gòu)13.集成電路的開展1958年TexasInstruments的JackKilby設(shè)計(jì)與制作了第一塊集成電路。20世紀(jì)60年代，雙極型晶體管占據(jù)集成電路市場的主要份額1975年，數(shù)字MOS器件成為集成電路的主流器件特征尺寸、集成度、硅片面積增加3G―――3T14.第四代（1971~90年代）集成電路幾百萬~幾億（次/秒）D-2.大規(guī)模超大規(guī)模集成電路第三代（1965~1970）集成電路百萬~幾百萬（次/秒）D-1.中小規(guī)模集成電路15.生產(chǎn)集成電路的原料材料都不貴，但是，制造集成電路的過程卻很復(fù)雜，對所用的設(shè)備要求也很高，所以建立集成電路產(chǎn)業(yè)的投資是很大。衡量集成電路水平的指標(biāo)之一是集成度：100個(gè)晶體管以下的集成電路稱為小規(guī)模集成電路100~1000個(gè)晶體管的集成電路稱為中規(guī)模集成電路1000個(gè)晶體管以上的集成電路稱大規(guī)模集成電路10萬個(gè)晶體管以上的集成電路稱超大規(guī)模集成電路

16.21世紀(jì)硅微電子技術(shù)的三個(gè)主要開展方向特征尺寸繼續(xù)等比例縮小集成電路(IC)將開展成為系統(tǒng)芯片(SOC)微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學(xué)科，例如MEMS〔微機(jī)電系統(tǒng)〕、DNA芯片等微電子技術(shù)的三個(gè)開展方向17.第一個(gè)關(guān)鍵技術(shù)層次：微細(xì)加工目前0.25m和0.18m已開始進(jìn)入大生產(chǎn)0.15m和0.13m大生產(chǎn)技術(shù)也已經(jīng)完成開發(fā)，具備大生產(chǎn)的條件當(dāng)然仍有許多開發(fā)與研究工作要做，例如IP模塊的開發(fā)，為EDA效勞的器件模型模擬開發(fā)以及基于上述加工工藝的產(chǎn)品開發(fā)等在0.13-0.07um階段，最關(guān)鍵的加工工藝—光刻技術(shù)還是一個(gè)大問題，尚未解決微電子器件的特征尺寸繼續(xù)縮小18.第二個(gè)關(guān)鍵技術(shù)：互連技術(shù)銅互連已在0.25/0.18um技術(shù)代中使用；但是在0.13um以后，銅互連與低介電常數(shù)絕緣材料共同使用時(shí)的可靠性問題還有待研究開發(fā)19.

第三個(gè)關(guān)鍵技術(shù)新型器件結(jié)構(gòu)新型材料體系高K介質(zhì)金屬柵電極低K介質(zhì)SOI材料20.隧穿效應(yīng)SiO2的性質(zhì)柵介質(zhì)層Tox<1納米量子隧穿模型高K介質(zhì)?雜質(zhì)漲落器件溝道區(qū)中的雜質(zhì)數(shù)僅為百的量級統(tǒng)計(jì)規(guī)律新型柵結(jié)構(gòu)?電子輸運(yùn)的渡越時(shí)間～碰撞時(shí)間介觀物理的輸運(yùn)理論?溝道長度

L<50納米L源漏柵Toxp型硅n+n+多晶硅NMOSFET柵介質(zhì)層新一代小尺寸器件問題帶間隧穿反型層的量子化效應(yīng)電源電壓1V時(shí)，柵介質(zhì)層中電場約為5MV/cm，硅中電場約1MV/cm考慮量子化效應(yīng)的器件模型?…...可靠性21.集成電路走向系統(tǒng)芯片SOCSystemOnAChip22.IC的速度很高、功耗很小，但由于PCB板中的連線延時(shí)、噪聲、可靠性以及重量等因素的限制，已無法滿足性能日益提高的整機(jī)系統(tǒng)的要求IC設(shè)計(jì)與制造技術(shù)水平的提高，IC規(guī)模越來越大，已可以在一個(gè)芯片上集成108~109個(gè)晶體管分立元件集成電路IC系統(tǒng)芯片SystemOnAChip(簡稱SOC)將整個(gè)系統(tǒng)集成在一個(gè)微電子芯片上在需求牽引和技術(shù)推動(dòng)的雙重作用下系統(tǒng)芯片(SOC)與集成電路(IC)的設(shè)計(jì)思想是不同的，它是微電子技術(shù)領(lǐng)域的一場革命。23.六十年代的集成電路設(shè)計(jì)微米級工藝基于晶體管級互連主流CAD：圖形編輯VddABOut24.八十年代的電子系統(tǒng)設(shè)計(jì)PEL2MEMMathBusControllerIOGraphics

PCB集成工藝無關(guān)系統(tǒng)亞微米級工藝依賴工藝基于標(biāo)準(zhǔn)單元互連主流CAD:門陣列標(biāo)準(zhǔn)單元集成電路芯片25.世紀(jì)之交的系統(tǒng)設(shè)計(jì)SYSTEM-ON-A-CHIP深亞微米、超深亞微米級工藝基于IP復(fù)用主流CAD：軟硬件協(xié) 同設(shè)計(jì)MEMORYCache/SRAMorevenDRAMProcessor

CoreDSP

ProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterface26.SOC是從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)芯片上完成整個(gè)系統(tǒng)的功能SOC必須采用從系統(tǒng)行為級開始自頂向下(Top-Down)地設(shè)計(jì)SOC的優(yōu)勢嵌入式模擬電路的Core可以抑制噪聲問題嵌入式CPUCore可以使設(shè)計(jì)者有更大的自由度降低功耗，不需要大量的輸出緩沖器使DRAM和CPU之間的速度接近27.SOC與IC組成的系統(tǒng)相比，由于SOC能夠綜合并全盤考慮整個(gè)系統(tǒng)的各種情況，可以在同樣的工藝技術(shù)條件下實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)假設(shè)采用SOC方法和0.35m工藝設(shè)計(jì)系統(tǒng)芯片，在相同的系統(tǒng)復(fù)雜度和處理速率下，能夠相當(dāng)于采用0.25~0.18m工藝制作的IC所實(shí)現(xiàn)的同樣系統(tǒng)的性能與采用常規(guī)IC方法設(shè)計(jì)的芯片相比，采用SOC完成同樣功能所需要的晶體管數(shù)目可以有數(shù)量級的降低28.MEMS技術(shù)和DNA芯片微電子技術(shù)與其它學(xué)科結(jié)合，誕生出一系列嶄新的學(xué)科和重大的經(jīng)濟(jì)增長點(diǎn)MEMS(微機(jī)電系統(tǒng))：微電子技術(shù)與機(jī)械、光學(xué)等領(lǐng)域結(jié)合DNA生物芯片：微電子技術(shù)與生物工程技術(shù)結(jié)合29.MEMS器件及應(yīng)用汽車工業(yè)平安氣囊加速計(jì)、發(fā)動(dòng)機(jī)壓力計(jì)、自動(dòng)駕駛陀螺武器裝備制導(dǎo)、戰(zhàn)場偵察〔化學(xué)、震動(dòng)〕、武器智能化生物醫(yī)學(xué)疾病診斷、藥物研究、微型手術(shù)儀器、植入式儀器信息和通訊光開關(guān)、波分復(fù)用器、集成化RF組件、打印噴頭娛樂消費(fèi)類游戲棒、虛擬現(xiàn)時(shí)眼鏡、智能玩具30.大機(jī)器加工小機(jī)器，小機(jī)器加工微機(jī)器微機(jī)械用微電子加工技術(shù)MEMS系統(tǒng)X光鑄模+壓塑技術(shù)(LIGA)從頂層向下從底層向上分子和原子級加工國防、航空航天、生物醫(yī)學(xué)、環(huán)境監(jiān)控、汽車都有廣泛應(yīng)用。2000年有120-140億美元市場相關(guān)市場達(dá)1000億美元2年后市場將迅速成長MEMS微系統(tǒng)31.MEMS技術(shù)和DNA芯片從廣義上講，MEMS是指集微型傳感器、微型執(zhí)行器、信號處理和控制電路、接口電路、通信系統(tǒng)以及電源于一體的微型機(jī)電系統(tǒng)MEMS技術(shù)是一種多學(xué)科交叉的前沿性領(lǐng)域，它幾乎涉及到自然及工程科學(xué)的所有領(lǐng)域，如電子、機(jī)械、光學(xué)、物理學(xué)、化學(xué)、生物醫(yī)學(xué)、材料科學(xué)、能源科學(xué)等32.MEMS技術(shù)和DNA芯片采用微電子加工技術(shù)，可以在指甲蓋大小的硅片上制作出包含有多達(dá)10萬種DNA基因片段的芯片。利用這種芯片可以在極快的時(shí)間內(nèi)檢測或發(fā)現(xiàn)遺傳基因的變化等情況，這無疑對遺傳學(xué)研究、疾病診斷、疾病治療和預(yù)防、轉(zhuǎn)基因工程等具有極其重要的作用Stanford和Affymetrix公司的研究人員已經(jīng)利用微電子技術(shù)在硅片或玻璃片上制作出了DNA芯片。包括6000余種DNA基因片段。33.一般意義上的系統(tǒng)集成芯片

廣義上的系統(tǒng)集成芯片電、光、聲、熱、磁力等外界信號的采集—各種傳感器執(zhí)行器、顯示器等信息輸入與模/數(shù)傳輸信息處理信息輸出與數(shù)/模轉(zhuǎn)換信息存儲(chǔ)34.微電子技術(shù)的開展總結(jié)時(shí)期元件運(yùn)算速度特點(diǎn)第一代電子管每秒幾千次體積大，造價(jià)昂貴第二代晶體管每秒幾十萬次體積小、成本低第三代集成電路幾十萬次到幾百萬次體積進(jìn)一步減小，可靠性提高第四代大規(guī)模、超大規(guī)模集成電路幾百萬次到幾十億萬次體積更小、速度更快35.我國年微電子開展現(xiàn)狀我國IC骨干企業(yè)地區(qū)分布及銷售情況36.6.4.2IC制造一般構(gòu)造與技術(shù)過程集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試系統(tǒng)需求37.集成電路的設(shè)計(jì)過程：

設(shè)計(jì)創(chuàng)意

+

仿真驗(yàn)證集成電路芯片設(shè)計(jì)過程框架From吉利久教授是功能要求行為設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化——網(wǎng)表時(shí)序仿真布局布線——版圖后仿真否是否否是Singoff—設(shè)計(jì)業(yè)—38.—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復(fù)20-30次AA39.CPU是怎樣制造的？

解析intelCorei7生產(chǎn)全過程

40.沙子：硅是地殼內(nèi)第二豐富的元素，而脫氧后的沙子(尤其是石英)最多包含25％的硅元素，以二氧化硅(SiO2)的形式存在，這也是半導(dǎo)體制造產(chǎn)業(yè)的根底

41.硅熔煉：12英寸/300毫米晶圓級，下同。通過多步凈化得到可用于半導(dǎo)體制造質(zhì)量的硅，學(xué)名電子級硅(EGS)，平均每一百萬個(gè)硅原子中最多只有一個(gè)雜質(zhì)原子。此圖展示了是如何通過硅凈化熔煉得到大晶體的，最后得到的就是硅錠(Ingot)。42.單晶硅錠：整體根本呈圓柱形，重約100千克，硅純度99.9999％。43.制造第一階段__提煉硅錠(小結(jié)〕44.硅錠切割：橫向切割成圓形的單個(gè)硅片，也就是我們常說的晶圓(Wafer)。順便說，這下知道為什么晶圓都是圓形的了吧？45.晶圓：切割出的晶圓經(jīng)過拋光后變得幾乎完美無瑕，外表甚至可以當(dāng)鏡子。事實(shí)上，Intel自己并不生產(chǎn)這種晶圓，而是從第三方半導(dǎo)體企業(yè)那里直接購置成品，然后利用自己的生產(chǎn)線進(jìn)一步加工，比方現(xiàn)在主流的45nmHKMG(高K金屬柵極)。值得一提的是，Intel公司創(chuàng)立之初使用的晶圓尺寸只有2英寸/50毫米46.制造第二階段_切割晶圓(小結(jié)〕47.光刻膠(PhotoResist)：圖中藍(lán)色局部就是在晶圓旋轉(zhuǎn)過程中澆上去的光刻膠液體，類似制作傳統(tǒng)膠片的那種。晶圓旋轉(zhuǎn)可以讓光刻膠鋪的非常薄、非常平48.光刻：光刻膠層隨后透過掩模(Mask)被曝光在紫外線(UV)之下，變得可溶，期間發(fā)生的化學(xué)反響類似按下機(jī)械相機(jī)快門那一刻膠片的變化。掩模上印著預(yù)先設(shè)計(jì)好的電路圖案，紫外線透過它照在光刻膠層上，就會(huì)形成微處理器的每一層電路圖案。一般來說，在晶圓上得到的電路圖案是掩模上圖案的四分之一49.光刻：由此進(jìn)入50-200納米尺寸的晶體管級別。一塊晶圓上可以切割出數(shù)百個(gè)處理器，不過從這里開始把視野縮小到其中一個(gè)上，展示如何制作晶體管等部件。晶體管相當(dāng)于開關(guān)，控制著電流的方向?，F(xiàn)在的晶體管已經(jīng)如此之小，一個(gè)針頭上就能放下大約3000萬個(gè)50.制造第三階段_光刻過程(小結(jié)〕51.溶解光刻膠：光刻過程中曝光在紫外線下的光刻膠被溶解掉，去除后留下的圖案和掩模上的一致52.蝕刻：使用化學(xué)物質(zhì)溶解掉暴露出來的晶圓局部，而剩下的光刻膠保護(hù)著不應(yīng)該蝕刻的局部。53.去除光刻膠：蝕刻完成后，光刻膠的使命宣告完成，全部去除后就可以看到設(shè)計(jì)好的電路圖案。54.制造第四階段_光刻膠的使命(小結(jié)〕55.光刻膠：再次澆上光刻膠(藍(lán)色局部)，然后光刻，并洗掉曝光的局部，剩下的光刻膠還是用來保護(hù)不會(huì)離子注入的那局部材料。56.離子注入(IonImplantation)：在真空系統(tǒng)中，用經(jīng)過加速的、要摻雜的原子的離子照射(注入)固體材料，從而在被注入的區(qū)域形成特殊的注入層，并改變這些區(qū)域的硅的導(dǎo)電性。經(jīng)過電場加速后，注入的離子流的速度可以超過30萬千米每小時(shí)。57.去除光刻膠：離子注入完成后，光刻膠也被去除，而注入?yún)^(qū)域(綠色局部)也已摻雜，注入了不同的原子。注意這時(shí)候的綠色和之前已經(jīng)有所不同。58.制造第五階段_離子注入(小結(jié)〕59.晶體管就緒：至此，晶體管已經(jīng)根本完成。在絕緣材(品紅色)上蝕刻出三個(gè)孔洞，并填充銅，以便和其它晶體管互連。60.電鍍：在晶圓上電鍍一層硫酸銅，將銅離子沉淀到晶體管上。銅離子會(huì)從正極(陽極)走向負(fù)極(陰極)。61.銅層：電鍍完成后，銅離子沉積在晶圓外表，形成一個(gè)薄薄的銅層。62.制造第六階段_電鍍晶圓(小結(jié)〕63.拋光：將多余的銅拋光掉，也就是磨光晶圓外表。64.金屬層：晶體管級別，六個(gè)晶體管的組合，大約500納米。在不同晶體管之間形成復(fù)合互連金屬層，具體布局取決于相應(yīng)處理器所需要的不同功能性。芯片外表看起來異常平滑，但事實(shí)上可能包含20多層復(fù)雜的電路，放大之后可以看到極其復(fù)雜的電路網(wǎng)絡(luò)，形如未來派的多層高速公路系統(tǒng)。65.制造第七階段_拋光處理(小結(jié)〕66.晶圓測試：內(nèi)核級別，大約10毫米/0.5英寸。圖中是晶圓的局部，正在接受第一次功能性測試，使用參考電路圖案和每一塊芯片進(jìn)行比照。67.晶圓切片(Slicing)：晶圓級別，300毫米/12英寸。將晶圓切割成塊，每一塊就是一個(gè)處理器的內(nèi)核(Die)。68.丟棄瑕疵內(nèi)核：晶圓級別。測試過程中發(fā)現(xiàn)的有瑕疵的內(nèi)核被拋棄，留下完好的準(zhǔn)備進(jìn)入下一步。69.制造第八階段_晶圓切片(小結(jié)〕70.單個(gè)內(nèi)核：內(nèi)核級別。從晶圓上切割下來的單個(gè)內(nèi)核，這里展示的是Corei7的核心。71.封裝：封裝級別，20毫米/1英寸。襯底(基片)、內(nèi)核、散熱片堆疊在一起，就形成了我們看到的處理器的樣子。襯底(綠色)相當(dāng)于一個(gè)底座，并為處理器內(nèi)核提供電氣與機(jī)械界面，便于與PC系統(tǒng)的其它局部交互。散熱片(銀色)就是負(fù)責(zé)內(nèi)核散熱的了。72.處理器：至此就得到完整的處理器了(這里是一顆Corei7)。這種在世界上最干凈的房間里制造出來的最復(fù)雜的產(chǎn)品實(shí)際上是經(jīng)過數(shù)百個(gè)步驟得來的，這里只是展示了其中的一些關(guān)鍵步驟。73.制造第九階段_封裝(小結(jié)〕74.等級測試：最后一次測試，可以鑒別出每一顆處理器的關(guān)鍵特性，比方最高頻率、功耗、發(fā)熱量等，并決定處理器的等級，比方適合做成最高端的Corei7-975Extreme，還是低端型號Corei7-920。75.裝箱：根據(jù)等級測試結(jié)果將同樣級別的處理器放在一起裝運(yùn)。76.零售包裝：制造、測試完畢的處理器要么批量交付給OEM廠商，要么放在包裝盒里進(jìn)入零售市場。這里還是以Corei7為例。77.制造第十階段_成品出爐(小結(jié)〕78.總結(jié)1、制造第一階段__提煉硅錠2、制造第二階段_切割晶圓3、制造第三階段_光刻過程4、制造第四階段_光刻膠的使命5、制造第五階段_離子注入6、制造第六階段_電鍍晶圓7、制造第七階段_拋光處理8、制造第八階段_晶圓切片9、制造第九階段_封裝(小結(jié)〕10、制造第十階段_成品出爐(小結(jié)〕79.柵電極材料襯底材料柵絕緣介質(zhì)材料源（Source）漏（Drain）門（Gate）場效應(yīng)晶體管（MOSFET）6.4.3微電子主要材料80.半導(dǎo)體最主要的襯底材料就是硅包括集成電路在內(nèi)的半導(dǎo)體器件絕大局部是制作在硅材料上的，所以半導(dǎo)體最主要的襯底材料就是硅?，F(xiàn)在集成電路已經(jīng)開展到超大規(guī)模時(shí)代，需要進(jìn)一步提高芯片的集成度和運(yùn)行速度，而現(xiàn)有的硅材料和工藝正接近它們的物理極限，因而必須在硅材料和工藝上實(shí)現(xiàn)新的突破。Si、GaAs、InP等半導(dǎo)體單晶材料向著大尺寸、高均質(zhì)、晶格高完整性方向開展。Si12英吋芯片已開始普及；GaAs芯片4英吋已進(jìn)入大批量生產(chǎn)階段，并且正在向6英吋生產(chǎn)線過渡。對單晶電阻率的均勻性、雜質(zhì)含量、微缺陷、位錯(cuò)密度、芯片平整度、外表潔凈度等都提出了更加苛刻的要求。81.氮化物半導(dǎo)體GaN

寬帶隙高的熱穩(wěn)定性高的化學(xué)穩(wěn)定性較高的熱導(dǎo)率高的電子遷移率襯底材料/氮化物半導(dǎo)體GaN82.襯底材料/絕緣層上的硅SOI是指在普通單晶硅片里添加一層二氧化硅絕緣層，用于隔離晶體管，以減少漏電現(xiàn)象，提高集成電路的運(yùn)行速度，降低功耗。作為結(jié)構(gòu)材料，SOI材料被廣泛應(yīng)用于光通信器件、MEMS器件及傳感器工藝中?，F(xiàn)今國際上通行的SOI材料主流制備方法是注氧隔離(SIMOX)和智能剝離(Smart-cut)。83.襯底材料/

SOI(絕緣襯底上的硅)技術(shù)Silicon-On-Insulator84.完全實(shí)現(xiàn)了介質(zhì)隔離,徹底消除了體硅CMOS集成電路中的寄生閂鎖效應(yīng)。速度高。集成密度高。工藝簡單。減小了熱載流子效應(yīng)。短溝道效應(yīng)小,特別適合于小尺寸器件。體效應(yīng)小、寄生電容小，特別適合于低壓器件。襯底材料/

SOI技術(shù)：優(yōu)點(diǎn)85.SOI材料價(jià)格高。襯底浮置。表層硅膜質(zhì)量及其界面質(zhì)量難以控制。襯底材料/

SOI技術(shù)：缺點(diǎn)AMD在IBM的幫助下，首先在SOI技術(shù)上取得成功。SOI聯(lián)盟成立于2007年10月，致力于加速SOI技術(shù)的開發(fā)和普及，成員包括SOI技術(shù)創(chuàng)造者IBM，以及諸多半導(dǎo)體業(yè)界巨頭，諸如AMD、ARM、特許半導(dǎo)體、飛思卡爾、三星、意法半導(dǎo)體、臺(tái)積電、聯(lián)電等等。不過Intel一直對SOI技術(shù)不太感興趣，也沒有加盟。86.在硅襯底之上，生成一層其原子大于硅的鍺晶體。這種硅鍺結(jié)構(gòu)提高了電子空穴的遷移速度，相應(yīng)增大了晶體管的電流驅(qū)動(dòng)能力。襯底材料/應(yīng)變硅SOISia=5.4309?Gea=5.6575?原理是加大柵極下溝道處的硅原子的間距，減小電子通行所受到的阻礙，這樣一來半導(dǎo)體器件發(fā)熱量和能耗都會(huì)降低，而運(yùn)行速度那么得以提升。87.柵結(jié)構(gòu)材料柵結(jié)構(gòu)是CMOS中最重要的結(jié)構(gòu)之一。它包括柵絕緣介質(zhì)層和柵電極。場區(qū)：硅片上不制作器件的區(qū)域〔除柵區(qū)和有源區(qū)之外的區(qū)域〕。有源區(qū)：直接從外部接收和向外部送出電信號的區(qū)域〔指MOS管的源區(qū)和漏區(qū)〕。88.柵結(jié)構(gòu)材料/柵絕緣介質(zhì)致密且缺陷少。漏電流小?？箵舸?qiáng)度高。穩(wěn)定性好。與器件基底材料有良好的界面特性。界面態(tài)密度低。89.阻擋離子注入與擴(kuò)散，作為罩具(Mask)；保護(hù)芯片外表：鈍化〔passivation〕；元件之間的隔離：isolation；元件柵極的絕緣層:gateoxidation；電容的介質(zhì)層：dielectric；多層金屬連線間的絕緣。柵結(jié)構(gòu)材料/SiO2在集成電路中的功能與應(yīng)用Si基電介質(zhì)〔SiO2,Si3N4,SiOxNy等〕廣泛用于Si集成電路和所有其它半導(dǎo)體器件。90.

傳統(tǒng)的柵結(jié)構(gòu)重?fù)诫s多晶硅SiO2硅化物柵介質(zhì)的限制91.

超薄柵氧化層GSD直接隧穿的泄漏電流柵氧化層的勢壘柵氧化層厚度小于3nm后tgate擊穿隧穿92.隨著tgate

的縮小，柵泄漏電流呈指數(shù)性增長93.

等效柵介質(zhì)層的總厚度：

Tox>1nm+t柵介質(zhì)層

Tox

t多晶硅耗盡

t柵介質(zhì)層

t量子效應(yīng)++

由多晶硅耗盡效應(yīng)引起的等效厚度

:t多晶硅耗盡

0.5nm

由量子效應(yīng)引起的等效厚度:t量子效應(yīng)0.5nm～～

限制：等效柵介質(zhì)層的總厚度無法小于1nm94.隨著器件縮小至亞50納米尋求介電常數(shù)大的高K材料來替代SiO2SiO2無法適應(yīng)亞50納米器件的要求SiO2（

＝3.9）SiO2/Si界面硅基集成電路發(fā)展的基石得以使微電子產(chǎn)業(yè)高速和持續(xù)發(fā)展95.介電常數(shù)k比Si3N4(k>7)大的材料稱為高介電常數(shù)材料。大k值介電材料正用于制造非易失鐵電隨機(jī)存取存儲(chǔ)器(FeRAM),如鈦鋯鉛(PZT)或鉭鍶鉍(SBT)。k值比SiO2〔k<3.9〕小的材料稱為低介電常數(shù)材料。通信革命〔工作電壓1V的微系統(tǒng)〕和便攜式，大電流密度，小功率微電子系統(tǒng)都要用小介電常數(shù)材料層間〔inter-level〕電介質(zhì)(ILD)材料。柵結(jié)構(gòu)材料/高/低k介電材料k的最小值為1(空氣中)。最大k值材料〔弛張振蕩鐵電體〕為24700〔頻率1kHz時(shí)〕。96.柵結(jié)構(gòu)材料/電極材料在硅基板上形成高K柵極電介質(zhì)的方法硅外表經(jīng)過預(yù)清潔處理后，產(chǎn)生大量的羥基羥基與氣態(tài)的金屬四氯化物發(fā)生氣/固界面反響，金屬離子與硅外表的氧鍵合，在硅外表生成金屬氯氧化物；再通入水蒸氣，金屬氯氧化物的兩個(gè)氯離子與水發(fā)生反響，生成金屬堿式氧化物，重新?lián)碛袃蓚€(gè)羥基；這兩個(gè)羥基又可以與金屬四氯化物氣體反響，從而使第二層金屬氧化物沉積下來，重復(fù)這些步驟，就可以獲得二氧化鋯和二氧化鉿的納米級鍍層，厚度也可以精確地控制。97.柵結(jié)構(gòu)材料/電極材料基于鉿的這種High-K柵介質(zhì)有著高場效以及絕緣的良好特性，但其卻不能使用之前的多晶硅柵極，而是需要應(yīng)用上一種全新的功函數(shù)匹配的金屬柵極來替代。使用HfO2作為柵極介電質(zhì)可以在保持驅(qū)動(dòng)電流不變的情況下有效地阻止柵氧化層漏電。在相同的晶體管驅(qū)動(dòng)電流下，HfO2的厚度可以比SiO2(k=3.9)大5.6倍。以65nm技術(shù)為例，HfO2的厚度大約為4nm。HfO2的關(guān)鍵問題是可以接受的界面態(tài)函數(shù)、穩(wěn)定性、缺陷密度和熱載子效應(yīng)可靠性。98.1，熟悉CMOS器件各組成局部，以及常用的材料并解釋其功用。1〕襯底材料：一般用單晶硅片制備；襯底材料是制備微電子元件的根底，它的質(zhì)量的好壞直接影響到器件的工作性能。2〕柵極結(jié)構(gòu)：一般由多晶硅或其它難熔硅化物來制備。3〕npn晶體管：由源極，漏極和柵極組成。它是集成電路中最重要的器件，可以實(shí)現(xiàn)根本的邏輯功能；4〕淺槽隔離：一般通過離子刻蝕來制備溝槽，然后覆蓋一層熱氧化層SiO2。主要功能是隔開相鄰的晶體管，可以消除閂鎖現(xiàn)象；5〕絕緣介質(zhì)層：一般由SiO2來制備。柵絕緣介質(zhì)層和柵電極一起對源極和漏極之間的溝道起控制作用；6〕源極或漏極：一般由Al和Cu等金屬來制備，主要要求其和芯片能夠形成歐姆接觸，有小的串聯(lián)電阻。99.1〕介電常數(shù)k比Si3N4(k>7)大的材料稱為高介電常數(shù)材料。隨著特性尺寸的減少，需要用適宜的高介電常數(shù)材料替代傳統(tǒng)的電容介質(zhì)材料二氧化硅以減少介質(zhì)層厚度增加電容。大k值介電材料可以用于制造非易失鐵電隨機(jī)存取存儲(chǔ)器(FeRAM),如鈦鋯鉛(PZT)或鉭鍶鉍(SBT)。2〕k值比SiO2〔k<3.9〕小的材料稱為低介電常數(shù)材料。用銅線替代傳統(tǒng)的鋁線成為集成電路互連線工藝開展的必然方向。銅互連線工藝要求使用低介電常數(shù)材料替代傳統(tǒng)的絕緣材料二氧化硅，使得連線之間難于傳遞電壓；2，高/低介電常數(shù)K介質(zhì)材料的定義和使用范圍有哪些？100.存儲(chǔ)電容材料存儲(chǔ)電容材料是數(shù)字電路中的動(dòng)態(tài)隨機(jī)存儲(chǔ)器〔DRAM〕和模擬電路中的重要部件。傳統(tǒng)材料是：SiO2類型高介電常數(shù)的DRAM非揮發(fā)性鐵電存儲(chǔ)器（NVFRAM）1.高介電常數(shù)的DRAM利用高介電常數(shù)材料作為電容絕緣介質(zhì)層的最大優(yōu)點(diǎn)是在保持電容值和面積尺寸不變的前提下，介質(zhì)層厚度可以增大許多倍。影響高介電常數(shù)鐵電材料在DRAM中應(yīng)用的主要因素：較大的漏電流、較高的體和界面缺陷、較低的介電擊穿強(qiáng)度和與硅工藝的兼容性等問題。101.2.非揮發(fā)性鐵電存儲(chǔ)器〔NVFRAM〕NVFRAM是一種新型的非揮發(fā)性存儲(chǔ)器。它是利用鐵電材料具有的自發(fā)極化以及自發(fā)極化在電場作用下反轉(zhuǎn)的特性存儲(chǔ)信息。它的這種特性一般用電極化強(qiáng)度隨電壓變化的電滯回線特性描述。作為NVFRAM電容介質(zhì)的鐵電材料應(yīng)當(dāng)具備剩余極化強(qiáng)度PR高、飽和極化電壓低、極化反轉(zhuǎn)響應(yīng)時(shí)間快和抗疲勞特性好。102.局域互連材料局域互連材料的要求:必須具有可以實(shí)現(xiàn)自對準(zhǔn)、熱穩(wěn)定性好、與氧化硅的界面特性好、與MOS工藝兼容等特點(diǎn)。硅化物復(fù)合結(jié)構(gòu)是能夠滿足以上要求的比較理想的局域互連材料。優(yōu)點(diǎn)：難熔金屬硅化物材料可以使局域互連線的電阻降為原來的1/10；某些硅化物同鋁的接觸電阻率比硅同鋁的接觸電阻約低一個(gè)數(shù)量級。缺點(diǎn)：硅化物在形成過程中將產(chǎn)生較大的應(yīng)力〔約109Pa〕，容易在薄柵SiO2中及其硅襯底外表引入缺陷，影響器件的電學(xué)性能和穩(wěn)定性。多晶硅難熔金屬硅化物復(fù)合結(jié)構(gòu)多晶硅/硅化物復(fù)合結(jié)構(gòu)示意圖103.互連材料互連材料主要包括：金屬導(dǎo)電材料及相配套的絕緣介質(zhì)，傳統(tǒng)的材料是鋁和鋁合金、二氧化硅

。存在的主要問題：互連延遲。解決途徑：

1.優(yōu)化互連布線系統(tǒng)的設(shè)計(jì)；

2.采用新的互連材料目前常用材料：Cu，低介電常數(shù)絕緣材料〔聚酰亞胺、氟化氧化物、聚對苯二甲基、干凝膠等〕104.鈍化層材料鈍化：就是通過在不影響已經(jīng)完成的集成電路性能的前提下，在芯片外表覆蓋一層絕緣介質(zhì)薄膜，以盡可能減少外界環(huán)境對電路的影響，使電路封裝后可以長期穩(wěn)定、可靠地工作。常用的鈍化材料：SiO2、磷硅玻璃〔PSG〕、Si3N4、復(fù)合結(jié)構(gòu)、SiOxNy兩種鈍化層材料復(fù)合使用是比較常用的。105.集成電路是現(xiàn)代信息產(chǎn)業(yè)和信息社會(huì)的根底集成電路是改造和提升傳統(tǒng)產(chǎn)業(yè)的核心技術(shù)2000年世界半導(dǎo)體產(chǎn)值達(dá)2000億美元電子信息產(chǎn)品市場總額超過1萬億美元據(jù)預(yù)測：未來十年內(nèi)世界半導(dǎo)體的年平均增長率將達(dá)15%以上，2021年全世界半導(dǎo)體的年銷售額可到達(dá)6000~8000億美元，將支持4~5萬億美元的電子裝備市場。集成電路關(guān)鍵加工工藝對材料的要求106.集成電路關(guān)鍵加工工藝對材料的要求硅襯底晶圓芯片硅平面工藝剔除、分類集成電路封裝成品成品測試集成電路的制造：400多道工序107.

1.集成電路芯片制作晶圓厚度：缺乏1mm直徑：6、8、12英寸晶棒單晶硅錠晶圓生產(chǎn)過程:晶棒制造，晶片制造

108.

晶圓處理：在晶圓上制作電路及電子元件，晶圓上就形成了一個(gè)個(gè)的小格，即晶粒。 晶圓針測：對每個(gè)晶粒檢測其電氣特性，并將不合格的晶粒標(biāo)上記號后，將晶圓切開，分割成一顆顆單獨(dú)的晶粒。芯片制造過程：晶圓處理、晶圓針測、封裝、成品測試等。處理后的晶圓〔排滿成百上千個(gè)集成電路〕

1.集成電路芯片制作109.

1.集成電路芯片制作封裝后的集