內(nèi)科大大規(guī)模課件

第二章MOS器件結(jié)構(gòu)與理論

集成電路設(shè)計者的知識要求集成電路是當今人類智慧結(jié)晶的最好載體集成電路設(shè)計是一系列理論和技術(shù)的綜合。要實現(xiàn)這個集成，首先要對這些材料、理論、結(jié)構(gòu)、技術(shù)與工藝進行全面而深入的理解。2023/11/271

理論和技術(shù)的“集大成”者集成電路具有強大無比的功能是由于重要的材料特性重大的理論發(fā)現(xiàn)奇特的結(jié)構(gòu)構(gòu)思巧妙的技術(shù)發(fā)明不倦的工藝實驗。2023/11/272

第一節(jié)引言集成電路按其制造材料分為兩大類：一類是Si（硅），另一類是GaAs（砷化鎵）。目前用于ASIC設(shè)計的主體是硅材料。但是，在一些高速和超高速ASIC設(shè)計中采用了GaAs材料。用GaAs材料制成的集成電路，可以大大提高電路速度，但是由于目前GaAs工藝成品率較低等原因，所以未能大量采用。2023/11/2732023/11/2741、在雙極型工藝下ECL/CML：

EmitterCoupledLogic/CurrentModeLogic

射極耦合邏輯/電流型開關(guān)邏輯TTL：TransistorTransistorLogic

晶體管-晶體管邏輯：IntegratedInjectionLogic

集成注入邏輯2023/11/2752、在MOS工藝下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor(E)NMOS與(D)NMOS組成的單元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅柵CMOS）CMOS/SOS：SilicononSapphire（蘭寶石上CMOS，提高抗輻射能力）VMOS：VerticalCMOS（垂直結(jié)構(gòu)CMOS提高密度及避免Lutch-Up效應）2023/11/2763、GaAs集成電路GaAs這類Ⅲ-Ⅴ族化合物半導體中載流子的遷移率比硅中載流子的遷移率高，通常比摻雜硅要高出6倍。GaAs是一種化合物材料，很容易將硅離子注入到GaAs中形成MESFET（MetalSemi-conductionFieldEffectTransistor）的源區(qū)與漏區(qū)，且由注入深度決定MESFET的類型。注入深度在500~1000時是增強型，而1000~2000時是耗盡型。從工藝上講GaAs的大規(guī)模集成也比較容易實現(xiàn)。目前GaAs工藝存在的問題是它的工藝一致性差，使其制造成品率遠遠低于硅集成電路。2023/11/277集成電路制造所應用到的材料分類分類材料

電導率（S·cm-1）導體鋁、金、鎢、銅等金屬，鎳鉻等合金

105半導體硅、鍺、砷化鎵、磷化銦、碳化鎵等

10?22~10?14

絕緣體SiO2(二氧化硅)、SiON(氮氧化硅)、Si3N4(氮化硅)等

10?9~102

2023/11/278鋁、金、鎢、銅等金屬和鎳鉻等合金

在集成電路工藝中的功能（1）構(gòu)成低值電阻；（2）構(gòu)成電容元件的極板；（3）構(gòu)成電感元件的繞線；（4）構(gòu)成傳輸線（微帶線和共面波導）的導體結(jié)構(gòu)；（5）與輕摻雜半導體構(gòu)成肖特基結(jié)接觸；（6）與重摻雜半導體構(gòu)成半導體器件的電極的歐姆接觸；（7）構(gòu)成元器件之間的互連；（8）構(gòu)成與外界焊接用的焊盤。2023/11/279絕緣體SiO2、SiON、Si3N4等硅的氧化物和氮化物在集成電路工藝中的功能（1）構(gòu)成電容的介質(zhì)；（2）構(gòu)成MOS（金屬-氧化物-半導體）器件的柵絕緣層；（3）構(gòu)成元件和互連線之間的橫向隔離；（4）構(gòu)成工藝層面之間的垂直向隔離；（5）構(gòu)成防止表面機械損傷和化學污染的鈍化層。2023/11/2710

第二節(jié)MOS晶體管的工作原理

MOSFET（MetalOxideSemi-conductionFieldEffectTransistor），是構(gòu)成VLSI的基本元件。簡單介紹MOS晶體管的工作原理。一、半導體基礎(chǔ)知識制作集成電路的硅、鍺等都是晶體。晶體中原子按一定的距離在空間有規(guī)律的排列。硅、鍺均是四價元素，原子的最外層軌道上具有四個價電子。價電子不局限于單個原子，可以轉(zhuǎn)移到相鄰的原子上去，這種價電子共有化運動就形成了晶體中的共價鍵結(jié)構(gòu)。2023/11/2711本征半導體本征半導體是一種完全純凈的、結(jié)構(gòu)完整的半導體晶體。在熱力學溫度零度和沒有外界能量激發(fā)時，由于價電子受到共價鍵的束縛，晶體中不存在自由運動的電子，半導體是不導電的。當溫度升高或受到光照等外界因素的影響時，某些共價鍵中的價電子獲得了足夠的能量，躍遷到導帶，成為自由電子。同時，在共價鍵中留下相同數(shù)量的空穴。空穴是半導體中特有的一種粒子（帶正電），與電子的電荷量相同。半導體中存在兩種載流子：帶＋q電荷的空穴和帶－q電荷的自由電子。2023/11/2712雜質(zhì)半導體在本征半導體中摻入微量的雜質(zhì)原子將會得到

雜質(zhì)半導體雜質(zhì)半導體的導電性能相對于本征半導體發(fā)生顯著改變，由此制造出人們所期望的各種性能的半導體器件根據(jù)摻入雜質(zhì)性質(zhì)的不同，雜質(zhì)半導體可以分為

P型半導體

N型半導體2023/11/2713P型半導體本征半導體硅中摻入少量的3價元素，如硼、鋁或銦等，就可以構(gòu)成P型半導體。3價雜質(zhì)的原子很容易接受價電子，所以稱它為“受主雜質(zhì)”。在P型半導體中，空穴為多數(shù)載流子，電子為少數(shù)載流子。2023/11/2714N型半導體本征半導體硅中摻入少量的5價元素，如磷、砷和銻等，就可以構(gòu)成N型半導體。5價雜質(zhì)的原子很容易釋放出價電子，所以稱它為“施主雜質(zhì)”。在N型半導體中，電子為多數(shù)載流子，空穴為少數(shù)載流子。2023/11/2715半導體的特性（1）（1）摻雜特性

摻雜可明顯改變半導體的電導率。如室溫30℃時，在純凈鍺中摻入億分之一的雜質(zhì)，電導率會增加幾百倍。摻雜可控制半導體的電導率，制造出各種不同的半導體器件。（2）熱敏特性

半導體受熱時，其導電能力發(fā)生顯著的變化。利用這種效應可制成熱敏器件。另一方面熱敏效應會使半導體的熱穩(wěn)定性下降，所以由半導體構(gòu)成的電路中常采用溫度補償?shù)却胧?。?）光敏特性

光照也可改變半導體的電導率，通常稱之為半導體的光電效應。利用光電效應可以制成光敏電阻、光電晶體管、光電耦合器等。2023/11/2716半導體的特性（2）（4）利用金屬與摻雜的半導體材料接觸，可以形成肖特基二極管和MESFET（金屬-半導體場效應晶體管）與HEMT（高電子遷移率晶體管）等器件。（5）對不同區(qū)域的半導體材料進行不同類型和濃度摻雜，可以形成PN結(jié)二極管、PIN型二極管（這里I表示本征半導體）和PNP、NPN等各類結(jié)型晶體管。（6）利用金屬-氧化物-半導體結(jié)構(gòu)，可以形成PMOS、NMOS和CMOS場效應晶體管。2023/11/2717PN結(jié)的形成在完整的晶體上，利用摻雜方法使晶體內(nèi)部形成相鄰的P型半導體區(qū)和N型半導體區(qū)，在這兩個區(qū)的交界面處就形成了下圖所示的PN結(jié)

2023/11/2718平衡狀態(tài)下的PN結(jié)P區(qū)中的空穴向N區(qū)擴散，在P區(qū)中留下帶負電荷的受主雜質(zhì)離子；而N區(qū)中的電子向P區(qū)擴散，在N區(qū)中留下帶正電荷的施主雜質(zhì)離子。

由P區(qū)擴散到N區(qū)的空穴與N區(qū)的自由電子復合。同樣，由N區(qū)擴散到P區(qū)的自由電子與P區(qū)內(nèi)的空穴復合。于是在緊靠接觸面兩邊形成了數(shù)值相等、符號相反的一層很薄的空間電荷區(qū)，稱為耗盡層，這就是PN結(jié)。

2023/11/2719漂移運動和擴散運動（1）在耗盡區(qū)中正負離子形成了一個內(nèi)建電場ε，方向從帶正電的N區(qū)指向帶負電的P區(qū)。這個電場阻止擴散運動繼續(xù)進行，另方面將產(chǎn)生漂移運動，即進入空間電荷區(qū)的空穴在內(nèi)建電場ε作用下向P區(qū)漂移，自由電子向N區(qū)漂移。2023/11/2720漂移運動和擴散運動（2）漂移運動和擴散運動方向相反。在開始擴散時，內(nèi)建電場較小，阻止擴散的作用較小，擴散運動大于漂移運動。隨著擴散運動的繼續(xù)進行，內(nèi)建電場不斷增加，漂移運動不斷增強，擴散運動不斷減弱，最后擴散運動和漂移運動達到動態(tài)平衡，空間電荷區(qū)的寬度相對穩(wěn)定下來，不再擴大，一般只有零點幾微米至幾微米。動態(tài)平衡時，擴散電流和漂移電流大小相等、方向相反，流過PN結(jié)的總電流為零。2023/11/2721歐姆型接觸半導體元器件引出電極與半導體材料的接觸也是一種金屬-半導體結(jié)我們希望這些結(jié)具有雙向低歐姆電阻值的導電特性，也就是說，這些結(jié)應當是歐姆型接觸

歐姆接觸通過對接觸區(qū)半導體的重摻雜來實現(xiàn)。理論根據(jù)是：通過對半導體材料重摻雜，使集中于半導體一側(cè)的結(jié)（金屬中有更大量的自由電子）變得如此之薄，以至于載流子可以容易地利用量子隧穿效應相對自由地傳輸。2023/11/2722二、半導體的表面場效應1、P型半導體2023/11/27232、表面電荷減少2023/11/27243、形成耗盡層2023/11/27254、形成反型層2023/11/2726三、PN結(jié)的單向?qū)щ娦?/p>

自建電場和空間電荷2023/11/2727PN結(jié)的單向?qū)щ娦?023/11/2728PN結(jié)型二極管的伏安特性2023/11/2729結(jié)型半導體二極管方程ID

二極管的電流IS

二極管的反向飽和電流,Q

電子電荷,VD二極管外加電壓,

方向定義為P電極為正,N電極為負。K

波爾茲曼常數(shù)，T

絕對溫度。

2023/11/2730PN結(jié)與二極管、雙極型、MOS三極管的關(guān)系PN結(jié)是半導體器件的基本結(jié)構(gòu)PN結(jié)存在于幾乎所有種類的二極管、雙極型三極管和MOS器件之中。2023/11/2731五、MOS晶體管的基本結(jié)構(gòu)MOS（金屬-氧化物-半導體）場效應晶體管，簡稱為MOS管，其核心結(jié)構(gòu)是由導體、絕緣體與構(gòu)成管子襯底的摻雜半導體這三層材料疊在一起形成的三明治結(jié)構(gòu)這一結(jié)構(gòu)的基本作用是：在半導體的表面感應出與原摻雜類型相反的載流子，形成一條導電溝道。根據(jù)形成導電溝道的載流子的類型，MOS管被分為NMOS和PMOS。2023/11/2732NMOS晶體管基本結(jié)構(gòu)與電路符號2023/11/2733PMOS晶體管基本結(jié)構(gòu)與電路符號2023/11/2734增強型和耗盡型MOS器件根據(jù)閾值電壓不同，常把MOS器件分成增強型和耗盡型兩種器件。對于N溝MOS器件而言，將閾值電壓VT＞0的器件稱為增強型器件，閾值電壓VT＜0的器件，稱為耗盡型器件。PMOS器件和NMOS器件在結(jié)構(gòu)上是一樣的，只是源漏襯底的材料類型和NMOS相反，工作電壓的極性也正好相反。在CMOS電路里，全部采用增強型的NMOS和PMOS。2023/11/2735六、MOS管的工作原理2023/11/2736Vgs<Vt

晶體管截止VgsVtn，設(shè)Vgs保持不變。（1）當Vds=0時，S、D之間沒有電流Ids=0。（2）當Vds>0時，Ids由S流向D，Ids隨Vds變化基本呈線性關(guān)系。（3）當Vds>Vgs-Vtn時，溝道上的電壓降（Vgs-Vtn）基本保持不變，由于溝道電阻Rc正比于溝道長度L，而Leff=L-

L變化不大，Rc基本不變。所以，Ids=(Vgs-Vtn)/Rc不變，即電流Ids基本保持不變，出現(xiàn)飽和現(xiàn)象。（4）當Vds增大到一定極限時，由于電壓過高，晶體管被雪崩擊穿，電流急劇增加。2023/11/2737第三節(jié)MOS管的電流電壓MOS器件電流-電壓特性2023/11/2738一、NMOS管的I~V特性推導NMOS管的電流——電壓關(guān)系式：設(shè)：Vgs>Vtn，且Vgs保持不變，則：溝道中產(chǎn)生感應電荷，根據(jù)電流的定義有：

其中：

2023/11/2739V=

n*Eds

n為電子遷移率（cm2/v*sec）

Eds=Vds/L溝道水平方向場強代入：V=（

n*Vds）/L

代入：

有了，關(guān)鍵是求Qc，需要分區(qū)討論：2023/11/2740（1）線性區(qū)：Vgs-Vtn>Vds設(shè)：Vds沿溝道區(qū)線性分布則：溝道平均電壓等于Vds/2由電磁場理論可知：Qc=Co

Cox

Eg

W

L其中：

tox

為柵氧厚度

Co為真空介電常數(shù)

Cox為二氧化硅的介電常數(shù)

W為柵的寬度

L為柵的長度2023/11/2741令：Cox=(Co

Cox)/tox

單位面積柵電容

K=Cox

n工藝因子

βn=K(W/L)導電因子則：Ids=βn[(Vgs-Vtn)-Vds/2]Vds——線性區(qū)的電壓-電流方程當工藝一定時，K一定，βn與（W/L）有關(guān)。電子的平均傳輸時間

∝L2。2023/11/2742（2）飽和區(qū)：Vgs-Vtn<VdsVgs-Vtn不變，Vds增加的電壓主要降在△L上，由于△L

L，電子移動速度主要由反型區(qū)的漂移運動決定。所以，將以Vgs-Vtn取代線性區(qū)電流公式中的Vds得到飽和區(qū)的電流—電壓表達式：

2023/11/2743（3）截止區(qū)：Vgs-Vtn≤0

Ids=02023/11/2744（4）擊穿區(qū)：電流突然增大，晶體管不能正常工作。

2023/11/2745MOS晶體管性能分析截止區(qū)：Ids＝0，

Vgs－VT≤0；線性區(qū)：Ids＝ ；飽和區(qū)：Ids＝ ，0＜Vgs－VT＜

Vds

。2023/11/2746二、PMOS管I~V特性電流-電壓表達式：線性區(qū)：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2)

飽和區(qū)：Isd=(βp/2)(|Vgs|-|Vtp|)22023/11/2747第四節(jié)MOS管的串、并聯(lián)特性晶體管的驅(qū)動能力是用其導電因子β來表示的，β值越大，其驅(qū)動能力越強。多個管子的串、并情況下，其等效導電因子應如何推導？一、兩管串聯(lián)：2023/11/2748設(shè)：Vt相同，工作在線性區(qū)。將上式代入（1）得：由等效管得：2023/11/2749比較（3）（4）得：同理可推出N個管子串聯(lián)使用時，其等效增益因子為：2023/11/2750二、兩管并聯(lián)：

同理可證，N個Vt相等的管子并聯(lián)使用時：2023/11/2751

第五節(jié)反相器直流特性NMOS管：Vtn>0增強型Vtn<0耗盡型

PMOS管：Vtp<0增強型Vtp>0耗盡型按負載元件：電阻負載、增強負載、耗盡負載和互補負載。按負載元件和驅(qū)動元件之間的關(guān)系：有比反相器和無比反相器。2023/11/2752（1）N溝增強：2023/11/2753(b)N溝耗盡：2023/11/2754（C）P溝增強:2023/11/2755（d）P溝耗盡:2023/11/2756一、電阻負載反相器（E/R）Vi為低時：驅(qū)動管截止，輸出為高電平：Voh=VddVi=Vdd時：輸出為低電平：

其中Ron為Me的導通電阻。為了使Vol足夠低，要求Ron與Rl應有合適的比例。因次，E/R反相器為有比反相器。2023/11/2757二、增強型負載反相器（E/E）飽和E/E反相器Vi為低電平時：Vi為高電平時:解之得：2023/11/2758令：則：E/E非飽和負載反相器Vi為低電平時：Voh=VddVi為高電平時：2023/11/2759因為：Vol<<Vdd,Vol<<2(Vgg-Vtl)-Vdd所以：一般情況下，ke=kl

所以：2023/11/2760三、耗盡負載反相器（E/D）柵漏短接的E/D反相器：工作情況與E/E非飽和負載反相器特性相同，這里不再介紹了。2023/11/2761柵源短接的E/D反相器Vi為低電平時：

Te截止，Idsl=Idse=0,Voh=VddVi為低電平時：因為：V0為低，Te非飽和，Tl飽和，所以：2023/11/2762E/D反相器也是有比反相器2023/11/2763四、CMOS反相器Vi為低電平時：Tm截止，Tp導通，Voh=VddVi2為高電平時：Tn導通，Tp截止，Vol=02023/11/2764電流方程如下：設(shè)Vtn=-Vtp2023/11/27650≤Vi<Vtn時：n截止p線性（Vi<vtn<v0+Vtp）p管無損地將Vdd傳送到輸出端：V0=Vdd，如圖a——b段。Vtn≤Vi<V0+Vtp時：n飽和p線性由In=-Ip得：如圖b——c段2023/11/2766V0+Vtp≤Vi≤V0+Vtn時：n飽和p飽和由In=-Ip得：V0與Vi無關(guān)，稱為CMOS反相器的域電壓，如圖c——d段。V0+Vtn<Vi≤Vdd+Vtp時：n線性p飽和由In=-Ip得：如圖d——e段。2023/11/2767Vdd+Vtp<Vi≤Vdd時：n線性p截止V0=0如圖e——f段。2023/11/2768CMOS反相器有以下優(yōu)點：（1）傳輸特性理想，過渡區(qū)比較陡（2）邏輯擺幅大：Voh=Vdd,Vol=0（3）一般Vth位于電源Vdd的中點，即Vth=Vdd/2，因此噪聲容限很大。（4）只要在狀態(tài)轉(zhuǎn)換為b——e段時兩管才同時導通，才有電流通過，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、斷來獲取輸出高、低電壓的，而不象單管那樣為保證Vol足夠低而確定p、n管的尺寸，因此CMOS反相器是Ratio-Less電路。

2023/11/2769CMOS反相器的域值電壓Vth，為了有良好的噪聲容限，應要求Vth=Vdd/2，如果假設(shè)：βn=βp，Vth=|Vtp|，則有：Vth=Vdd/2。所以為了滿足βn=βp，就要求：為了提高電路的工作速度，一般取Lp=Ln=Lmin則：Wp/Wn=μn/μp，即p管要比n管柵寬μp/μn倍。2023/11/2770各種反相器小結(jié)：希望反相器的過渡區(qū)越陡越好，CMOS反相器最接近于理想反相器。2023/11/2771第二節(jié)各種邏輯門的實現(xiàn)一、與非門：2023/11/2772與非門電路的驅(qū)動能力在一個組合邏輯電路中，為了使各種組合門電路之間能夠很好地匹配，各個邏輯門的驅(qū)動能力都要與標準反相器相當。即在最壞工作條件下，各個邏輯門的驅(qū)動能力要與標準反相器的特性相同。設(shè)：標準反相器的導電因子為βn=βp，邏輯門：βn1=βn2=β’nβp1=βp2=β’p2023/11/2773（1）a，b=1，1時，下拉管的等效導電因子：βeffn=β’n/2（2）a，b=0，0時，上拉管的等效導電因子：βeffp=2β’p（3）a，b=1，0或0，1時，上拉管的等效導電因子：βeffp=β’p綜合以上情況，在最壞的工作情況下，即：（1）、（3），應使：

βeffp=β’p=βp

βeffn=β’n/2=βn即要求p管的溝道寬度比n管大1.25倍以上。2023/11/2774二、或非門：2023/11/2775(1)當a，b=0，0時，上拉管的等效導電因子：βeffp=β’p/2(2)當a，b=1，1時，下拉管的等效導電因子：βeffn=2β’n(3)當a，b=1，0或0，1時，下拉管的等效導電因子：βeffn=β’n綜合以上情況，在最壞的工作情況下，即：（1）、（3），應使：

βeffp=β’p/2=βp

βeffn=β’n=βn

即：β’p=2β’n

所以W’p/W’n=2μn/μp≈2

2.5=5

即要求p管的寬度要比n管寬度大5倍才行。2023/11/2776三、CMOS與或非門:2023/11/2777(1)a,b,c,d=0,0,0,0時：βeffp=β’p(2)a,b,c,d=1,1,1,1時：βeffn=β’n(3)a,b,c,d有一個為1時：βeffp=2β’p/3(4)a,b,c,d=1,1,0,0或

a,b,c,d=0,0,1,1時：βeffn=β’n/2(5)a,b,c,d=0,1,0,1或

1,0,1,0或

0,1,1,0或

1,0,0,1時：βeffp=β’p/2綜合以上情況，在最壞的工作情況下，即：（4）、（5），應使：

βeffp=β’p/2=βp

βeffn=β’n/2=βn

則：W’p/W’n=μn/μp≈2.52023/11/2778四、CMOS傳輸門（1）單管傳輸門

一個MOS管可以作為一個開關(guān)使用，電路中Cl是其負載電容。當Vg=0時，T截止，相當于開關(guān)斷開。當Vg=1時，T導通，相當于開關(guān)合上。2023/11/2779Vi〈Vg-Vt時：輸入端處于開啟狀態(tài)，設(shè)初始時Vo=0，則Vi剛加上時，輸出端也處于開啟狀態(tài)，MOS管導通，溝道電流對負載電容Cl充電，至Vo=Vi。Vi≥Vg-Vt時：輸入溝道被夾斷，設(shè)初使Vo〈Vg-Vt，則Vi剛加上時，輸出端導通，溝道電流對Cl充電，隨著Vo的上升，溝道電流逐漸減小，當Vo=Vg-Vt時，輸出端也夾斷，MOS管截止，Vo保持Vg-Vt不變。綜上所述：Vg<Vg-Vt時，MOS管無損地傳輸信號Vi≥Vg-Vt時，Vo=Vg-Vt信號傳輸有損失，為不使Vo有損失需增大Vg。2023/11/2780（2）CMOS傳輸門2023/11/2781為了解決NMOS管在傳輸時的信號損失，通常采用CMOS傳輸門作為開關(guān)使用。它是由一個N管和一個P管構(gòu)成。工作時，NMOS管的襯底接地，PMOS管的襯底接電源，且NMOS管柵壓Vgn與PMOS管的柵壓Vg