計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)習(xí)報(bào)告

實(shí)習(xí)的目的和任 實(shí)習(xí)規(guī) 任務(wù)規(guī) 課程規(guī) 實(shí)習(xí)地 重要儀器設(shè)備（實(shí)驗(yàn)用的軟硬件環(huán)境 實(shí)習(xí)內(nèi) 硬布線控制器的設(shè)計(jì)原 用CPLD器件實(shí)現(xiàn)硬布線控制 實(shí)驗(yàn)原 安裝軟 實(shí)驗(yàn)環(huán) 問題討論與分 結(jié) 參考文 RISCCPLDCPLDCPLD田家炳樓重要儀器設(shè)備（實(shí)驗(yàn)用的軟硬件環(huán)境軟件：QUARTUSII，MAX+plus明確組合邏輯電路。將簡(jiǎn)化后的邏輯體現(xiàn)式用組合邏輯電路來實(shí)現(xiàn)。操作命令的CPLDMAX+PLUSEPM7128CPLD1-1-1助記 機(jī)器指令 闡 ；二進(jìn)制加法，R0+[addr]→R0 ；輸出，[addr]→BUS( ；無條件轉(zhuǎn)移機(jī)器指令碼的前4位為操作碼。其中IN為單字長(zhǎng)，其它為雙字長(zhǎng)指令，XXXXXXXXaddr1—21—31-21—3MAX+PLUSII10.2MAX+plusⅡAutorun.exe”nextFullInstation,“next”出現(xiàn)以下，選擇好途徑1-(3)MAX+PLUSII10.2，AleraLicenceagrement文檔，進(jìn)行激活。（4）在主界面菜單選擇"Option">"LicenseSetup"菜單（1-10D:\maxplus2MAX+plusII。QUARTUSIIQuartusIIAlteraPLD開發(fā)軟件，支持原理圖、VHDL、VerilogHDLPLD設(shè)計(jì)流程。G:\quartusII4.1\quartusii_41_pc，quartusII4.1finishQUARTUSII（5）選擇菜單“Tools”,在LicenSetup欄中選擇文獻(xiàn)“OKQUARTUSII，Quartus點(diǎn)擊上圖窗口中的“HardwareSetup”HardwareMAX+PLUSIIMAX+PLUSII1-4MAX+PLUSII設(shè)計(jì)過圖1- MAX+PLUSII設(shè)計(jì)流程輸出設(shè)備(LED數(shù)碼管)進(jìn)行顯示。程序不停地循環(huán)運(yùn)行，在運(yùn)行中可變化輸入；輸入開關(guān)數(shù)據(jù)→R0，R0+[0AH]→R0； [0BH]→BUS，輸ft； 0B1-6，11-Language，VHDL，Verilog設(shè)計(jì)過程與圖形辦法基本相似，僅在開始時(shí)建立文本文獻(xiàn)。生成.Scf擇.pof1-7CPLDMAX+PLUSII下載對(duì)應(yīng)的硬布線控制器程序“PROGl．POF"EMP7128中，如上的QUARTUSII的安裝環(huán)節(jié)（12，點(diǎn)擊AddFilese,CPLDPROGl．POFSTART，進(jìn)行與電箱的連接，分析.TXT2手動(dòng)運(yùn)行程序(1)使控制臺(tái)單元的開關(guān)SP05處在“NORM”狀態(tài)， SP03為“STEP”狀態(tài)，SP04為“RUN”狀態(tài)。CLR(1→0→1)，微地址清零，程序計(jì)數(shù)器清零00H。START(2)使控制臺(tái)單元的開關(guān)SP05處在“NORM”狀態(tài)， 信號(hào)單元中的SP03為“RUN”狀態(tài)，SP04為“RUN”狀態(tài)。CLR(1→0→1)，微地址清零，程序計(jì)數(shù)器清零STARTSP04“STOP'’時(shí)，系統(tǒng)停機(jī)。C．停機(jī)后，檢查輸ft單元數(shù)碼管批示與否與理論QUARTUSIIPRO.pofCPLDCLOCLO0000001180MAX+PLUSIIQUARTUSIIMAX+PLUSII李學(xué)干.計(jì)算機(jī)系統(tǒng)構(gòu)造.4鄭緯明，湯志忠.計(jì)算機(jī)系統(tǒng)構(gòu)造.清華大學(xué)出版社，1998-李