第2章節(jié) 可編程邏輯器件的設(shè)計(jì)-

第2章可編程邏輯器件的設(shè)計(jì)第2章可編程邏輯器件的設(shè)計(jì)可編程邏輯器件的設(shè)計(jì)流程在系統(tǒng)可編程技術(shù)邊界掃描技術(shù)第2章可編程邏輯器件的設(shè)計(jì)2.1

可編程邏輯器件的設(shè)計(jì)流程可編程邏輯器件的設(shè)計(jì)是指利用開(kāi)發(fā)軟件和編程工具對(duì)器件進(jìn)行開(kāi)發(fā)的過(guò)程。高密度可編程邏輯器件的設(shè)計(jì)流程如圖2.1所示，它包括設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、設(shè)計(jì)處理和器件編程四個(gè)步驟以及相應(yīng)的功能仿真(前仿真)、時(shí)序仿真(后仿真)和器件測(cè)試三個(gè)設(shè)計(jì)驗(yàn)證過(guò)程。第2章可編程邏輯器件的設(shè)計(jì)圖2.1高密度可編程邏輯器件的設(shè)計(jì)流程第2章可編程邏輯器件的設(shè)計(jì)2.1.1設(shè)計(jì)準(zhǔn)備在對(duì)可編程邏輯器件的芯片進(jìn)行設(shè)計(jì)之前，首先要進(jìn)行方案論證、系統(tǒng)設(shè)計(jì)和器件選擇等設(shè)計(jì)準(zhǔn)備工作。設(shè)計(jì)者首先要根據(jù)任務(wù)要求，如系統(tǒng)所完成的功能及復(fù)雜程度，對(duì)工作速度和器件本身的資源、成本及連線的可布性等方面進(jìn)行權(quán)衡，選擇合適的設(shè)計(jì)方案和合適的器件類型。第2章可編程邏輯器件的設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)有多種方法，如模塊設(shè)計(jì)法、自項(xiàng)向下(Top―Down)設(shè)計(jì)法和自底向上設(shè)計(jì)法等等。自頂向下設(shè)計(jì)法是目前最常用的設(shè)計(jì)方法，也是基于芯片的系統(tǒng)設(shè)計(jì)的主要方法。它首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能劃分和結(jié)構(gòu)設(shè)計(jì)，采用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)進(jìn)行描述，并在系統(tǒng)級(jí)采用仿真手段驗(yàn)證設(shè)計(jì)的正確性，然后再逐級(jí)設(shè)計(jì)低層的結(jié)構(gòu)。由于高層次的設(shè)計(jì)與器件及工藝無(wú)關(guān)，而且在芯片設(shè)計(jì)前就可以用軟件仿真手段驗(yàn)證系統(tǒng)方案的可行性，因此自頂向下的設(shè)計(jì)方法有利于在早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)中的錯(cuò)誤，避免了不必要的重復(fù)設(shè)計(jì)，提高了設(shè)計(jì)的一次成功率。第2章可編程邏輯器件的設(shè)計(jì)自頂向下的設(shè)計(jì)采用功能分割的方法從頂向下逐次進(jìn)行劃分。在設(shè)計(jì)過(guò)程中采用層次化和模塊化將使系統(tǒng)設(shè)計(jì)變得簡(jiǎn)潔和方便。層次化設(shè)計(jì)是分層次、分模塊地進(jìn)行設(shè)計(jì)描述。描述器件總功能的模塊放在最上層，稱為頂層設(shè)計(jì)；描述器件某一部分功能的模塊放在下層,稱為底層設(shè)計(jì)；底層模塊還可以再向下分層，這種分層關(guān)系類似于軟件設(shè)計(jì)中的主程序和子程序的關(guān)系。層次化設(shè)計(jì)的優(yōu)點(diǎn)一是支持模塊化，底層模塊可以反復(fù)被調(diào)用，多個(gè)底層模塊也可以同時(shí)由多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)，因而提高了設(shè)計(jì)效率；其次模塊化設(shè)計(jì)比較自由，它既適合于自頂向下的設(shè)計(jì)，也適合于自底向上的設(shè)計(jì)。第2章可編程邏輯器件的設(shè)計(jì)2.1.2設(shè)計(jì)輸入設(shè)計(jì)者將所設(shè)計(jì)的系統(tǒng)或電路以開(kāi)發(fā)軟件要求的某種形式表示出來(lái)，并送入計(jì)算機(jī)的過(guò)程稱為設(shè)計(jì)輸入。設(shè)計(jì)輸入通常有以下幾種方式：1.原理圖輸入方式這是一種最直接的設(shè)計(jì)描述方式，它使用軟件系統(tǒng)提供的元器件庫(kù)及各種符號(hào)和連線畫(huà)出原理圖，形成原理圖輸入文件。這種方式大多用在對(duì)系統(tǒng)及各部分電路很熟悉的情況，或在系統(tǒng)對(duì)時(shí)間特性要求較高的場(chǎng)合。當(dāng)系統(tǒng)功能較復(fù)雜時(shí)，原理圖輸入方式效率低，它的主要優(yōu)點(diǎn)是容易實(shí)現(xiàn)仿真，便于信號(hào)的觀察和電路的調(diào)整。第2章可編程邏輯器件的設(shè)計(jì)2.硬件描述語(yǔ)言輸入方式硬件描述語(yǔ)言是用文本方式描述設(shè)計(jì)，它分為普通硬件描述語(yǔ)言和行為描述語(yǔ)言。普通硬件描述語(yǔ)言有ABEL―HDL#,CUPL等，它們支持邏輯方程、真值

表、狀態(tài)機(jī)等邏輯表達(dá)方式。行為描述語(yǔ)言是目前常用的高層硬件描述語(yǔ)言，有VHDL和Verilog―HDL等，它們都已成為IEEE標(biāo)準(zhǔn)，并且有許多突出的優(yōu)點(diǎn)：如語(yǔ)言與工藝的無(wú)關(guān)性，可以使設(shè)計(jì)者在系統(tǒng)設(shè)計(jì)、邏輯驗(yàn)證階段便確立方案的可行性；第2章可編程邏輯器件的設(shè)計(jì)又如語(yǔ)言的公開(kāi)可利用性，使它們便于實(shí)現(xiàn)大規(guī)模系統(tǒng)的設(shè)計(jì)等；同時(shí)硬件描述語(yǔ)言具有很強(qiáng)的邏輯描述和仿真功能，而且輸入效率高，在不同的設(shè)計(jì)輸入庫(kù)之間轉(zhuǎn)換非常方便。因此，運(yùn)用VHDL,Verilog―HDL硬件描述語(yǔ)言設(shè)計(jì)已是當(dāng)前的趨勢(shì)。第2章可編程邏輯器件的設(shè)計(jì)3.波形輸入方式波形輸入主要用于建立和編輯波形設(shè)計(jì)文件以及輸入仿真向量和功能測(cè)試向量。波形設(shè)計(jì)輸入適合用于時(shí)序邏輯和有重復(fù)性的邏輯函數(shù)。系統(tǒng)軟件可以根據(jù)用戶定義的輸入/輸出波形自動(dòng)生成邏輯關(guān)系。波形編輯功能還允許設(shè)計(jì)者對(duì)波形進(jìn)行拷貝、剪切、粘貼、重復(fù)與伸展，從而可以用內(nèi)部節(jié)點(diǎn)、觸發(fā)器和狀態(tài)機(jī)建立設(shè)計(jì)文件，并將波形進(jìn)行組合，顯示各種進(jìn)制的狀態(tài)值，還可以通過(guò)將一組波形重疊到另一組波形上，對(duì)兩組仿真結(jié)果進(jìn)行比較。第2章可編程邏輯器件的設(shè)計(jì)2.1.3設(shè)計(jì)處理這是器件設(shè)計(jì)中的核心環(huán)節(jié)。在設(shè)計(jì)處理過(guò)程中，

編譯軟件將對(duì)設(shè)計(jì)輸入文件進(jìn)行邏輯化簡(jiǎn)、綜合和優(yōu)化，并適當(dāng)?shù)赜靡黄蚨嗥骷詣?dòng)地進(jìn)行適配，最后產(chǎn)生編程用的編程文件。1.語(yǔ)法檢查和設(shè)計(jì)規(guī)則檢查設(shè)計(jì)輸入完成之后，在編譯過(guò)程中首先進(jìn)行語(yǔ)法檢驗(yàn)，如檢查原理圖有無(wú)漏連信號(hào)線，信號(hào)有無(wú)雙重來(lái)源，文本輸入文件中關(guān)鍵字有無(wú)輸錯(cuò)等各種語(yǔ)法錯(cuò)誤，并及時(shí)列出錯(cuò)誤信息報(bào)告供設(shè)計(jì)者修改；第2章可編程邏輯器件的設(shè)計(jì)然后進(jìn)行設(shè)計(jì)規(guī)則檢驗(yàn)，檢查總的設(shè)計(jì)有無(wú)超出器件資源或規(guī)定的限制并將編譯報(bào)告列出，指明違反規(guī)則情況以供設(shè)計(jì)者糾正。2.邏輯優(yōu)化和綜合化簡(jiǎn)所有的邏輯方程或用戶自建的宏，使設(shè)計(jì)所占用的資源最少。綜合的目的是將多個(gè)模塊化設(shè)計(jì)文件合并為一個(gè)網(wǎng)表文件，并使層次設(shè)計(jì)平面化(即展平)。第2章可編程邏輯器件的設(shè)計(jì)3.適配和分割確定優(yōu)化以后的邏輯能否與器件中的宏單元和I/O單元適配，然后將設(shè)計(jì)分割為多個(gè)便于適配的邏輯小塊形式映射到器件相應(yīng)的宏單元中。如果整個(gè)設(shè)計(jì)不能裝入一片器件時(shí)，可以將整個(gè)設(shè)計(jì)自動(dòng)劃分(分割)成多塊并裝入同一系列的多片器件中去。劃分(分割)工作可以全部自動(dòng)實(shí)現(xiàn)，也可以部分由用戶控制，還可以全部由用戶控制進(jìn)行。劃分時(shí)應(yīng)使所需器件數(shù)目盡可能少，同時(shí)應(yīng)使用于器件之間通信的引腳數(shù)目最少。第2章可編程邏輯器件的設(shè)計(jì)布局和布線布局和布線工作是在設(shè)計(jì)檢驗(yàn)通過(guò)以后由軟件自動(dòng)完成的，它能以最優(yōu)的方式對(duì)邏輯元件布局，并準(zhǔn)確地實(shí)現(xiàn)元件間的互連。布線以后軟件會(huì)自動(dòng)生成布線報(bào)告，提供有關(guān)設(shè)計(jì)中各部分資源的使用情況等信息。生成編程數(shù)據(jù)文件設(shè)計(jì)處理的最后一步是產(chǎn)生可供器件編程使用的數(shù)據(jù)文件。對(duì)CPLD來(lái)說(shuō)，是產(chǎn)生熔絲圖文件,即JEDEC文件(電子器件工程聯(lián)合會(huì)制定的標(biāo)準(zhǔn)格式，簡(jiǎn)稱JED文件)；對(duì)于FPGA來(lái)說(shuō)，是生成位流數(shù)據(jù)文件

(Bitstream

Generation)。第2章可編程邏輯器件的設(shè)計(jì)2.1.4設(shè)計(jì)校驗(yàn)設(shè)計(jì)校驗(yàn)過(guò)程包括功能仿真和時(shí)序仿真，這兩項(xiàng)工作是在設(shè)計(jì)處理過(guò)程中間同時(shí)進(jìn)行的。功能仿真是在設(shè)計(jì)輸入完成之后，選擇具體器件進(jìn)行編譯之前進(jìn)行的邏輯功能驗(yàn)證，因此又稱為前仿真。此時(shí)的仿真沒(méi)有延時(shí)信息，對(duì)于初步的功能檢測(cè)非常方便。仿真前，要先利用波形編輯器或硬件描述語(yǔ)言等建立波形文件或測(cè)試向量(即將所關(guān)心的輸入信號(hào)組合成序列)，仿真結(jié)果將會(huì)生成報(bào)告文件和輸出信號(hào)波形，從中便可以觀察到各個(gè)節(jié)點(diǎn)的信號(hào)變化。若發(fā)現(xiàn)錯(cuò)誤，則返回設(shè)計(jì)輸入中修改邏輯設(shè)計(jì)。第2章可編程邏輯器件的設(shè)計(jì)時(shí)序仿真是在選擇了具體器件并完成布局、布線之后進(jìn)行的時(shí)序關(guān)系仿真，因此又稱后仿真或延時(shí)仿真。由于不同器件的內(nèi)部延時(shí)不一樣，不同的布局、布線方案也給延時(shí)造成不同的影響，因此在設(shè)計(jì)處理以后，對(duì)系統(tǒng)和各模塊進(jìn)行時(shí)序仿真，分析其時(shí)序關(guān)系，估計(jì)設(shè)計(jì)的性能以及檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)等是非常有必要的。實(shí)際上這也是與實(shí)際器件工作情況基本相同的仿真。第2章可編程邏輯器件的設(shè)計(jì)2.1.5器件編程編程是指將編程數(shù)據(jù)放到具體的可編程器件中去。對(duì)CPLD器件來(lái)說(shuō)是將JED文件“下載(Down

Load)”到CPLD器件中去，對(duì)FPGA來(lái)說(shuō)是將位流數(shù)據(jù)BG文件

“配置”到FPGA中去。器件編程需要滿足一定的條件，如編程電壓、編程時(shí)序和編程算法等。普通的CPLD器件和一次性編程的FPGA需要專用的編程器完成器件的編程工作。第2章可編程邏輯器件的設(shè)計(jì)基于SRAM的FPGA可以由EPROM或其它存儲(chǔ)體進(jìn)行配置。在系統(tǒng)的可編程器件(ISP―PLD)則不需要專門(mén)的編程器，只要一根下載編程電纜就可以了。器件在編程完畢之后，可以用編譯時(shí)產(chǎn)生的文件對(duì)器件進(jìn)行檢驗(yàn)、加密等工作。對(duì)于具有邊界掃描測(cè)試能力和在系統(tǒng)編程能力的器件來(lái)說(shuō)，測(cè)試起來(lái)就更加方便。第2章可編程邏輯器件的設(shè)計(jì)2.2

在系統(tǒng)可編程技術(shù)在系統(tǒng)可編程(In―System

Programmable,簡(jiǎn)稱ISP)技術(shù)是20世紀(jì)80年代末Lattice公司首先提出的一種先進(jìn)的編程技術(shù)。所謂“在系統(tǒng)編程”是指對(duì)器件、電路板或整個(gè)電子系統(tǒng)的邏輯功能可隨時(shí)進(jìn)行修改或重構(gòu)的能力。這種重構(gòu)或修改可以在產(chǎn)品設(shè)計(jì)、制造過(guò)程中的每個(gè)環(huán)節(jié)，甚至在交付用戶之后進(jìn)行。支持ISP技術(shù)的可編程邏輯器件稱為在系統(tǒng)可編程邏輯器件

(ISP―PLD)。第2章可編程邏輯器件的設(shè)計(jì)ISP―PLD不需要使用編程器，只需要通過(guò)計(jì)算機(jī)接口和編程電纜，直接在目標(biāo)系統(tǒng)或印刷線路板上進(jìn)行編程。傳統(tǒng)的可編程邏輯器件只能插在編程器上先進(jìn)行編程，然后再裝配，而ISP―PLD則可以先裝配，后編程。因此ISP技術(shù)有利于提高系統(tǒng)的可靠性，便于系統(tǒng)板的調(diào)試和維修。第2章可編程邏輯器件的設(shè)計(jì)2.2.1在系統(tǒng)編程的基本原理ISP技術(shù)是一種串行編程技術(shù)。下面以Lattice公司的ispLSI器件為例說(shuō)明其編程原理。ispLSI器件的編程結(jié)構(gòu)如圖2.2所示。器件的編程信息數(shù)據(jù)用E2CMOS元件存儲(chǔ)，E2CMOS元件按行和列排成陣列，編程時(shí)通過(guò)行地址和數(shù)據(jù)位對(duì)E2CMOS元件尋址。第2章可編程邏輯器件的設(shè)計(jì)圖2.2ispLSI器件的編程結(jié)構(gòu)第2章可編程邏輯器件的設(shè)計(jì)編程的尋址和移位操作由地址移位寄存器和數(shù)據(jù)移位寄存器完成。

兩種寄存器都按F1F0(先入先出)的方式工作。

數(shù)據(jù)移位寄存器按低位字節(jié)和高位字節(jié)分開(kāi)操作。由于器件是插在目標(biāo)系統(tǒng)中或線路板上進(jìn)行編程，

因此在系統(tǒng)編程的關(guān)鍵是編程時(shí)如何使芯片與外系統(tǒng)脫離。

從圖

2.3

所示的編程接口可以看到，

計(jì)算機(jī)和ISP―PLD的編程接口有五根信號(hào)線，

它們起到了傳遞編程信息的作用。

其中 是編程使能信號(hào)。第2章可編程邏輯器件的設(shè)計(jì)器件為正常工作狀態(tài)， 時(shí)，

器件所有的I/O端被置成高阻狀態(tài)，

因而割斷了芯片與外電路的聯(lián)系，

避免了被編程芯片與外電路的相互影響。

SDI向串行移位寄存器提供編程數(shù)據(jù)和其它命令;

SDO為數(shù)據(jù)輸出線;

MODE為編程狀態(tài)機(jī)的控制線；

SDI同時(shí)為模式控制線，

同MODE

一起為編程狀態(tài)機(jī)的控制線；

SLCK為串行時(shí)鐘線。第2章可編程邏輯器件的設(shè)計(jì)圖2.3編程連接口第2章可編程邏輯器件的設(shè)計(jì)圖2.4

ISP編程操作狀態(tài)轉(zhuǎn)移圖第2章可編程邏輯器件的設(shè)計(jì)SDI具有雙重功能：首先是作為器件的串行移位寄存器的數(shù)據(jù)輸入端；其次它與MODE一起作為編程狀態(tài)機(jī)的控制信號(hào)。SDI的功能受MODE控制。當(dāng)

MODE為低電平時(shí)，SDI作為移位寄存器的串行輸入

端；當(dāng)MODE為高電平時(shí)，SDI為編程狀態(tài)機(jī)的控制信號(hào)。ISP狀態(tài)機(jī)共有三個(gè)狀態(tài)：閑置態(tài)(IDLE)、移位態(tài)(SHIFT)和執(zhí)行態(tài)(EXECUTE)，其狀態(tài)轉(zhuǎn)移如圖2.4所示。第2章可編程邏輯器件的設(shè)計(jì)ispLSI器件內(nèi)部設(shè)有控制編程操作的時(shí)序邏輯電路，其狀態(tài)受MODE和SDI信號(hào)的控制。器件進(jìn)入ISP編程模式時(shí)，閑置態(tài)是第一個(gè)被激活的狀態(tài)。在編程模式、器件空閑或讀器件標(biāo)識(shí)時(shí)(每一個(gè)類型的ISP器件都有唯一的八位標(biāo)識(shí)碼ID)，狀態(tài)機(jī)處在閑置態(tài)。當(dāng)MODE和SDI都置為高電平，并且在ISP狀態(tài)機(jī)處在時(shí)鐘沿時(shí)，狀態(tài)轉(zhuǎn)移到命令移位態(tài)。移位態(tài)主要是把指令裝入狀態(tài)機(jī)。在移位態(tài)下，當(dāng)MODE處于低電平時(shí)，

SCLK將指令移進(jìn)狀態(tài)機(jī)。第2章可編程邏輯器件的設(shè)計(jì)一旦指令裝進(jìn)狀態(tài)機(jī)，狀態(tài)機(jī)就必須轉(zhuǎn)移到執(zhí)行態(tài)，以執(zhí)行指令，將MODE和SDI均置為高電平，狀

態(tài)機(jī)就從移位態(tài)轉(zhuǎn)移到執(zhí)行態(tài)。如果需要使?fàn)顟B(tài)機(jī)從移位態(tài)轉(zhuǎn)移到閑置態(tài)，則將MODE置為高電平，SDI

置為低電平。執(zhí)行態(tài)主要是狀態(tài)機(jī)執(zhí)行在移位態(tài)已裝入器件的指令。執(zhí)行一個(gè)指令時(shí)，MODE置為低電平，SDI置為任意態(tài)。將MODE和SDI均置為高電平時(shí)，狀態(tài)機(jī)回到移位態(tài)；將MODE置為高電平和將SDI置為低電平時(shí)，狀態(tài)機(jī)回到閑置態(tài)。第2章可編程邏輯器件的設(shè)計(jì)2.2.2在系統(tǒng)編程方法在系統(tǒng)可編程邏輯器件從編程元件上來(lái)分有兩類：一類是非易失性元件的E2CMOS結(jié)構(gòu)或快閃存儲(chǔ)單元結(jié)構(gòu)的可編程邏輯器件；另一類是易失性元件的SRAM結(jié)構(gòu)的FPGA器件?，F(xiàn)場(chǎng)可編程FPGA器件和ISP―PLD都可以實(shí)現(xiàn)系統(tǒng)重構(gòu)。采用ISP―PLD器件通過(guò)ISP技術(shù)實(shí)現(xiàn)的系統(tǒng)重構(gòu)稱為靜態(tài)重構(gòu)；由基于SRAM的FPGA實(shí)現(xiàn)的系統(tǒng)重構(gòu)稱為動(dòng)態(tài)重構(gòu)。第2章可編程邏輯器件的設(shè)計(jì)所謂“動(dòng)態(tài)重構(gòu)”是指在系統(tǒng)運(yùn)行期內(nèi)，可根據(jù)需要適時(shí)地對(duì)芯片重新配置以改變系統(tǒng)的功能。

FPGA可以無(wú)限次地被重新編程，利用它可以在一秒鐘內(nèi)幾次或數(shù)百次地改變器件執(zhí)行的功能，甚至對(duì)器件的部分區(qū)域進(jìn)行重組，且在部分重組期間，芯片的其它部分仍可有效地運(yùn)行。目前在系統(tǒng)編程的實(shí)現(xiàn)方法有以下幾種：第2章可編程邏輯器件的設(shè)計(jì)1.利用計(jì)算機(jī)接口和下載電纜對(duì)器件編程連接電路如圖2.5所示。一種方法需要在ISP器件

的開(kāi)發(fā)軟件支持下進(jìn)行。它可以利用串口的Bit

Blaster串行下載或利用并口的Byte

Blaster并行下載。例如，對(duì)Altera公司的CMOS結(jié)構(gòu)的MAX7000系列器件或SRAM結(jié)構(gòu)的FLEX系列器件均適應(yīng)。另一種方法是脫離ISP的開(kāi)發(fā)環(huán)境，根據(jù)編程時(shí)序的要求，利用自己的軟件向ISP器件寫(xiě)入編程數(shù)據(jù)。這種方法多適用于SRAM結(jié)構(gòu)的FPGA器件。第2章可編程邏輯器件的設(shè)計(jì)圖2.5利用PC機(jī)和編程電纜對(duì)ISP―PLD編程第2章可編程邏輯器件的設(shè)計(jì)2.利用目標(biāo)板上的單片機(jī)或微處理器對(duì)ISP器件編程這種在系統(tǒng)編程方法是將編程數(shù)據(jù)存儲(chǔ)在目標(biāo)板上的EPROM中，當(dāng)目標(biāo)板上電時(shí)自動(dòng)對(duì)ISP器件進(jìn)行編程。編程的關(guān)鍵在于提供準(zhǔn)確定時(shí)的ISP編程時(shí)鐘。此種編程方法多適用于易失性的SRAM結(jié)構(gòu)的FPGA器件。第2章可編程邏輯器件的設(shè)計(jì)3.多芯片ISP編程ISP器件有一種特殊的串行編程方式，稱為菊花

鏈結(jié)構(gòu)(Daisy

Chain)，如圖2.6所示。其特點(diǎn)是各片共用一套ISP編程接口，每片的SDI輸入端與前一片的SDO輸出端相連，最前面一片的SDI端和最后一片的SDO端與ISP編程口相連，構(gòu)成一個(gè)類似移位寄存器的鏈形結(jié)構(gòu)。鏈中器件數(shù)可以很多，只要不超出接口的驅(qū)動(dòng)能力即可。第2章可編程邏輯器件的設(shè)計(jì)圖2.6菊花鏈編程結(jié)構(gòu)第2章可編程邏輯器件的設(shè)計(jì)2.2.3在系統(tǒng)編程技術(shù)的優(yōu)越性①利用ISP技術(shù)可以完全擺脫編程器，并且解決傳統(tǒng)可編程器件比較難以解決的問(wèn)題。例如，多個(gè)器件同時(shí)編程、管腳間距很密(例如TQFP的間隙不到0.6

mm)、器件的編程和管腳彎曲等問(wèn)題。②ISP技術(shù)開(kāi)始了器件編程一個(gè)新的時(shí)代，對(duì)系統(tǒng)的設(shè)計(jì)、制造、測(cè)試和維護(hù)也產(chǎn)生了重大的影響。由于

ISP器件允許在設(shè)計(jì)、測(cè)試和制造過(guò)程中和器件焊接在電路板的條件下重構(gòu)系統(tǒng)，這種能力給樣機(jī)設(shè)計(jì)、電路板調(diào)試、系統(tǒng)制造和系統(tǒng)升級(jí)帶來(lái)革命性的變化。例如，它簡(jiǎn)化了生產(chǎn)流程，可以免去重做印刷電路板的工作，同時(shí)也提供了遙控現(xiàn)場(chǎng)升級(jí)和維護(hù)的可能。第2章可編程邏輯器件的設(shè)計(jì)③為今后的系統(tǒng)重構(gòu)提供了新思路。采用ISP技術(shù)，使系統(tǒng)內(nèi)硬件的功能可以像軟件一樣通過(guò)編程來(lái)配置，從而在電子系統(tǒng)中引入了“軟”硬件的全新概念。它

不僅可以使電子系統(tǒng)的設(shè)計(jì)和產(chǎn)品性能的改進(jìn)以及擴(kuò)充變得十分簡(jiǎn)便，還使新一代電子系統(tǒng)具有有極強(qiáng)的靈活性和適應(yīng)性。例如可以利用FPGA可重復(fù)再配置的功能使單個(gè)硬件實(shí)現(xiàn)多任務(wù)、多功能的要求，從而使系統(tǒng)用較少的部件和硬件費(fèi)用實(shí)現(xiàn)較多的功能，并能在多個(gè)系統(tǒng)功能之間動(dòng)態(tài)地進(jìn)行互換；第2章可編程邏輯器件的設(shè)計(jì)此外，可再配置FPGA正在勾畫(huà)著未來(lái)的計(jì)算機(jī)，這種計(jì)算機(jī)包含一組互相連接在一起的FPGA，能將計(jì)算機(jī)的軟件程序映射成FPGA的硬件來(lái)執(zhí)行，從而大大加速了計(jì)算機(jī)系統(tǒng)的運(yùn)行。因此ISP為系統(tǒng)重構(gòu)的發(fā)展提供了新思路，被稱為在最終用戶產(chǎn)品中實(shí)現(xiàn)“設(shè)計(jì)的可再編程性”的時(shí)代已經(jīng)到來(lái)。第2章可編程邏輯器件的設(shè)計(jì)2.3

邊界掃描技術(shù)邊界掃描測(cè)試技術(shù)主要解決芯片的測(cè)試問(wèn)題。20世紀(jì)80年代后期，對(duì)電路板和芯片的測(cè)試出現(xiàn)了困難。以往在生產(chǎn)過(guò)程中,對(duì)電路板的檢驗(yàn)是由人工或測(cè)試設(shè)備進(jìn)行的，但隨著集成電路密度的提高，集成電路的引腳也變得越來(lái)越密，測(cè)試變得很困難。例如，TQFP封裝器件，管腳的間距僅有0.6

mm，這

樣