樓梯燈控制電路設(shè)計(jì)與實(shí)現(xiàn)

2023/12/151項(xiàng)目六樓梯燈控制電路設(shè)計(jì)與實(shí)現(xiàn)

6.1

工作模塊12基于異或門(mén)樓梯燈控制電路工作任務(wù)：使用異或門(mén)74ls86，設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)都能夠控制樓梯燈打開(kāi)和關(guān)閉的控制電路，使得在上樓前，可以用樓下開(kāi)關(guān)打開(kāi)燈，上樓后，能用樓上開(kāi)關(guān)關(guān)掉燈；或者在樓上，能用樓上開(kāi)關(guān)打開(kāi)燈，下樓后，能用樓下開(kāi)關(guān)關(guān)掉燈。1.基于異或門(mén)樓梯燈控制電路功能分析

本模塊所涉及的電路是我們生活中常用的一個(gè)雙控電路，樓上、樓下安裝的開(kāi)關(guān)均為單刀雙擲開(kāi)關(guān)，上樓前在樓下開(kāi)燈，上樓后關(guān)燈；反之下樓前，在樓上開(kāi)燈，下樓后關(guān)燈。只要使兩個(gè)開(kāi)關(guān)同時(shí)滿足閉合和斷開(kāi)時(shí)，樓梯燈滅，而其中一個(gè)開(kāi)關(guān)閉合，一個(gè)開(kāi)關(guān)斷開(kāi)時(shí)樓梯燈亮，即可實(shí)現(xiàn)對(duì)樓梯燈的控制。顯然樓梯燈的狀態(tài)（亮與滅）是開(kāi)關(guān)狀態(tài)（閉合與斷開(kāi)）的函數(shù)。2.基于異或門(mén)樓梯燈控制電路設(shè)計(jì)

樓梯燈的狀態(tài)（亮與滅）與開(kāi)關(guān)狀態(tài)（閉合與斷開(kāi)）是異或關(guān)系，所以可以用異或門(mén)實(shí)現(xiàn)。按照工作任務(wù)要求，設(shè)計(jì)一個(gè)樓梯燈控制電路由異或門(mén)、開(kāi)關(guān)和燈泡等元件構(gòu)成。如圖1-26所示。3.基于異或門(mén)樓梯燈控制電路用Proteus仿真運(yùn)行調(diào)試

（1）運(yùn)行proteus軟件，打開(kāi)“基于異或門(mén)樓梯燈控制電路”。（2）全速運(yùn)行仿真。點(diǎn)擊工具欄的“運(yùn)行”按鈕，閉合開(kāi)關(guān)SW1，斷開(kāi)開(kāi)關(guān)SW2，或者閉合開(kāi)關(guān)SW2，斷開(kāi)開(kāi)關(guān)SW1，仿真運(yùn)行結(jié)果如圖1-30所示。其中小紅色矩形框代表高電平，小藍(lán)色矩形框代表低電平，小灰色矩形框代表懸空。6.1.1二進(jìn)制的邏輯運(yùn)算

數(shù)制全稱(chēng)為計(jì)數(shù)體制是用以表示數(shù)值大小的方法。人們是按照進(jìn)位的方式來(lái)計(jì)數(shù)的，稱(chēng)為進(jìn)位制，簡(jiǎn)稱(chēng)進(jìn)制，根據(jù)需要可以有多種不同的進(jìn)制。數(shù)字電路經(jīng)常遇到計(jì)數(shù)問(wèn)題，人們?cè)谌粘Ｉ钪校?xí)慣于用十進(jìn)制，而在數(shù)字系統(tǒng)中，例如在計(jì)算機(jī)中，多采用二進(jìn)制，有時(shí)也采用八進(jìn)制或十六進(jìn)制。1.二進(jìn)制數(shù)二進(jìn)制是數(shù)字電路中應(yīng)用最廣泛的計(jì)數(shù)制。因?yàn)樵跀?shù)字電路中通常只有高電平和低電平兩個(gè)狀態(tài)，數(shù)字邏輯電路中一般規(guī)定低電平為0~0.25V，高電平為3.5~5V。這兩個(gè)狀態(tài)剛好可以用二進(jìn)制數(shù)中的兩個(gè)符號(hào)0和1來(lái)表示。0表示低電平，1表示高電平。它的運(yùn)算規(guī)則簡(jiǎn)單，在電路中易于實(shí)現(xiàn)。在二進(jìn)制中，相鄰位之間，低位逢二向高位進(jìn)一，即為二進(jìn)制。

2.二進(jìn)制的邏輯運(yùn)算（1）基本概念1）邏輯常量與變量：邏輯常量只有兩個(gè)，即0和1，用來(lái)表示兩個(gè)對(duì)立的邏輯狀態(tài)。邏輯變量與普通代數(shù)一樣，也可以用字母、符號(hào)、數(shù)字及其組合來(lái)表示，但它們之間有著本質(zhì)區(qū)別，因?yàn)檫壿嬜兞康娜≈抵挥袃蓚€(gè)，即0和1，而沒(méi)有中間值。2）邏輯函數(shù)：邏輯函數(shù)是由邏輯變量、常量通過(guò)運(yùn)算符連接起來(lái)的代數(shù)式。同樣，邏輯函數(shù)也可以用表格和圖形的形式表示。3）邏輯代數(shù)：邏輯代數(shù)是研究邏輯函數(shù)運(yùn)算和化簡(jiǎn)的一種數(shù)學(xué)系統(tǒng)。邏輯函數(shù)的運(yùn)算和化簡(jiǎn)是數(shù)字電路課程的基礎(chǔ)，也是數(shù)字電路分析和設(shè)計(jì)的關(guān)鍵。

4）邏輯運(yùn)算：在邏輯代數(shù)中，有與、或、非三種基本邏輯運(yùn)算。表示邏輯運(yùn)算的方法有多種，如語(yǔ)句描述、邏輯代數(shù)式、真值表、卡諾圖等。下面分別介紹三種基本的邏輯運(yùn)算關(guān)系。（2）“與”運(yùn)算“與”運(yùn)算又叫“邏輯乘”，它所對(duì)應(yīng)的邏輯關(guān)系為：只有當(dāng)一件事情（燈L亮）的幾個(gè)條件（開(kāi)關(guān)A與B都接通）全部具備之后，這件事情才會(huì)發(fā)生，這種關(guān)系稱(chēng)與運(yùn)算。用如圖1-1所示開(kāi)關(guān)串聯(lián)控制電路來(lái)描述“與”邏輯關(guān)系。設(shè)開(kāi)關(guān)A、B閉合為1，打開(kāi)為0；燈Y亮為1，滅為0。Y是A、B的函數(shù)，當(dāng)且僅當(dāng)A=B=1(都閉合)時(shí)，Y才等于1(亮)，真值表同表1-1所示。根據(jù)表1-1可以得出與運(yùn)算邏輯表達(dá)式為：Y=A·B（3）“或”運(yùn)算“或”運(yùn)算又稱(chēng)為“邏輯加”，它所對(duì)立的邏輯關(guān)系為：當(dāng)一件事情（燈L亮）的幾個(gè)條件（開(kāi)關(guān)A、B接通）中只要有一個(gè)條件得到滿足，這件事就會(huì)發(fā)生，這種關(guān)系稱(chēng)為或運(yùn)算。用如圖1-2開(kāi)關(guān)并聯(lián)控制電路來(lái)描述“或邏輯”關(guān)系。設(shè)開(kāi)關(guān)A、B閉合為“1”狀態(tài)，打開(kāi)為“0”狀態(tài)；燈Y亮為“1”狀態(tài)，滅為“0”狀態(tài)。當(dāng)A=1或B=1或A=B=1，燈都會(huì)亮。真值表同表1-5所示。根據(jù)表1-2可以得出或運(yùn)算邏輯表達(dá)式為：Y=A+B

（4）“非”運(yùn)算“非”運(yùn)算又稱(chēng)求反運(yùn)算。它所對(duì)應(yīng)的邏輯關(guān)系為：一件事情（燈亮）的發(fā)生是以其相反的條件為依據(jù)。這種邏輯關(guān)系為非運(yùn)算。用如圖1-3燈與開(kāi)關(guān)并聯(lián)電路來(lái)描述“非”邏輯關(guān)系。設(shè)A閉合為1狀態(tài)，打開(kāi)為0狀態(tài)；燈Y亮為1狀態(tài)，燈滅為0狀態(tài)。當(dāng)A等于1時(shí)，燈被旁路，Y=0；而A等于0時(shí)，電流流過(guò)燈，Y=1。真值表同表1-3所示。根據(jù)表1-3可以得出或運(yùn)算邏輯表達(dá)式為：Y=上述三種運(yùn)算是邏輯代數(shù)的基本運(yùn)算，由它們可以組成復(fù)合邏輯運(yùn)算。（5）“與非”運(yùn)算“與”和“非”的復(fù)合邏輯運(yùn)算，稱(chēng)為與非運(yùn)算，其真值表如表1-4所示。與非運(yùn)算表達(dá)式為：Y=（6）“或非”運(yùn)算“或”和“非”的復(fù)合邏輯運(yùn)算，稱(chēng)為或非運(yùn)算，其真值表如表1-5所示?；蚍沁\(yùn)算表達(dá)式為：

（7）“與或非”運(yùn)算“與”、“或”、“非”的復(fù)合邏輯運(yùn)算，稱(chēng)為與或非運(yùn)算。與或非運(yùn)算表達(dá)式為：（8）“異或”運(yùn)算若兩個(gè)輸入A、B的取值相異，則輸出變量Y為1；若兩個(gè)輸入A、B的取值相同，則輸出變量Y為0。這種邏輯關(guān)系稱(chēng)異或運(yùn)算，其真值表如表1-6所示。異或運(yùn)算表達(dá)式為：

（9）“同或”運(yùn)算若兩個(gè)輸入A、B的取值相同，則輸出變量Y為1；若兩個(gè)輸入A、B的取值相異，則輸出變量Y為0。這種邏輯關(guān)系稱(chēng)同或運(yùn)算，其真值表如表1-7所示。同或運(yùn)算表達(dá)式為：

=A⊙B

6.1.2認(rèn)識(shí)邏輯門(mén)

實(shí)現(xiàn)邏輯功能的電路，稱(chēng)為邏輯門(mén)。邏輯門(mén)電路是構(gòu)成數(shù)字電路的基本單元，簡(jiǎn)稱(chēng)“門(mén)電路”。各種門(mén)電路均可用二極管和三極管等半導(dǎo)體元件構(gòu)成。常用的門(mén)電路有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)、同或門(mén)等。剛開(kāi)始的出現(xiàn)的門(mén)電路是分立元件構(gòu)成的，后來(lái)隨著電子技術(shù)的發(fā)展，出現(xiàn)了集成邏輯門(mén)電路。集成邏輯門(mén)電路主要有TTL系列門(mén)電路和CMOS系列門(mén)電路。TTL系列門(mén)電路是由晶體管-晶體管構(gòu)成的門(mén)電路；CMOS系列門(mén)電路是由增強(qiáng)型P溝道MOS管和增強(qiáng)型N溝道MOS管組成的互補(bǔ)對(duì)稱(chēng)MOS門(mén)電路。1.分立元件門(mén)電路分立元器件門(mén)電路是由分立的半導(dǎo)體二極管、半導(dǎo)體三極管和MOS管以及電阻等元件組成的門(mén)電路。比如由兩個(gè)半導(dǎo)體二極管組成的與門(mén)、或門(mén)電路，由一個(gè)三極管構(gòu)成的非門(mén)電路，以及由它們構(gòu)成的復(fù)合門(mén)，如與非門(mén)/或非門(mén)都屬于分立元器件門(mén)電路。（1）二極管與門(mén)電路輸入與輸出量之間能滿足與邏輯關(guān)系的電路，稱(chēng)為與門(mén)電路。（2）二極管或門(mén)電路輸入與輸出量之間能滿足或邏輯關(guān)系的電路，稱(chēng)為或門(mén)電路。

（3）三極管非門(mén)電路輸入與輸出量之間能滿足非邏輯關(guān)系的電路，稱(chēng)為非門(mén)電路。將前面介紹的與門(mén)、或門(mén)和非門(mén)三種基本的邏輯電路進(jìn)行適當(dāng)?shù)倪B接，就可以實(shí)現(xiàn)其他門(mén)電路邏輯功能，相應(yīng)的電路統(tǒng)稱(chēng)為復(fù)合門(mén)電路。（4）與非門(mén)將與門(mén)和非門(mén)串聯(lián)便可以實(shí)現(xiàn)與非門(mén)電路，如圖1-10所示，其邏輯符號(hào)如圖1-11所示。A、B為輸入變量，Y為輸出變量，與門(mén)輸出同時(shí)作為非門(mén)的輸入變量。根據(jù)與門(mén)和非門(mén)的邏輯功能可得到與非門(mén)真值表，如表1-11所示。（5）或非門(mén)將或門(mén)和非門(mén)串聯(lián)便可以實(shí)現(xiàn)或非門(mén)電路，如圖1-12所示，其邏輯符號(hào)如圖1-13所示。A、B為輸入變量，Y為輸出變量，或門(mén)輸出同時(shí)作為非門(mén)的輸入變量。根據(jù)或門(mén)和非門(mén)的邏輯功能可得到與非門(mén)真值表，如表1-12所示。（6）與或非門(mén)能實(shí)現(xiàn)“與或非”邏輯功能的電路稱(chēng)為與或非門(mén)。圖1-14所示為與或非門(mén)邏輯圖及邏輯符號(hào)，它是由與門(mén)、或門(mén)和非門(mén)組成的，共同實(shí)現(xiàn)其邏輯功能。圖1-14(a)A、B與后和C、D與后的值作為或門(mén)的輸入，兩值或后經(jīng)非門(mén)輸出。與或非門(mén)用以實(shí)現(xiàn)與或非運(yùn)算(Y=AB+CD)。（7）異或門(mén)能實(shí)現(xiàn)“異或”邏輯功能的電路稱(chēng)為異或門(mén)。圖1-15所示為異或門(mén)邏輯圖及邏輯符號(hào)，它是由非門(mén)、與門(mén)和或門(mén)組成的，共同實(shí)現(xiàn)其邏輯功能。（8）同或門(mén)能實(shí)現(xiàn)“同或”邏輯功能的電路稱(chēng)為同或門(mén)。圖1-16所示為同或門(mén)邏輯圖及邏輯符號(hào)，它是由非門(mén)、與門(mén)和或門(mén)組成的，共同實(shí)現(xiàn)其邏輯功能。2.TTL集成門(mén)電路（1）常用TTL集成門(mén)電路芯片管腳識(shí)別方法在數(shù)字電路中，常用的TTL集成門(mén)電路芯片多采用雙列直插式進(jìn)行封裝。有些軟封裝類(lèi)集成電路采用四列扁平式封裝結(jié)構(gòu)。如圖1-17所示集成芯片管腳識(shí)別方法：將TTL集成門(mén)電路正面（印有集成門(mén)電路型號(hào)標(biāo)記）正對(duì)自己，有缺口或有圓點(diǎn)的一端置向左方，左下方第一管腳即為管腳“1”，按逆時(shí)針?lè)较驍?shù)，清點(diǎn)芯片管腳數(shù)，依次為1、2、3、

（2）常用TTL集成門(mén)電路芯片功能介紹1）集成與門(mén)74LS08實(shí)現(xiàn)與功能的集成門(mén)電路稱(chēng)為集成與門(mén)，例如74LS08是四2輸入與門(mén)，其管腳排列及各管腳功能如圖1-18所示。2）集成或門(mén)74LS32實(shí)現(xiàn)或功能的集成門(mén)電路稱(chēng)為集成或門(mén)，例如74LS32是四2輸入與門(mén)，其管腳排列及各管腳功能如圖1-19所示。3）集成非門(mén)74LS04實(shí)現(xiàn)非功能的集成門(mén)電路稱(chēng)為集成非門(mén)，例如74LS04是六非門(mén)（六反相器），其管腳排列及各管腳功能如圖1-20所示。4）集成與非門(mén)74LS00實(shí)現(xiàn)與非功能的集成門(mén)電路稱(chēng)為集成與非門(mén)，例如74LS00是四2輸入與門(mén)，其管腳排列及各管腳功能如圖1-21所示。另外常用的集成與非門(mén)電路還有74LS10（三3輸入與非門(mén)）、74LS20（二4輸入的與非門(mén)），其管腳排列及各管腳功能分別如圖1-22和圖1-23所示。5）集成或非門(mén)74LS02實(shí)現(xiàn)或非功能的集成門(mén)電路稱(chēng)為集成或非門(mén)，例如74LS02是四2輸入或非門(mén)，其管腳排列及各管腳功能如圖1-24所示。（6）集成異或門(mén)74LS86實(shí)現(xiàn)異或功能的集成門(mén)電路稱(chēng)為集成異或門(mén)，例如74LS86是四2輸入異或門(mén)，其管腳排列及各管腳功能如圖2-26所示。3.CMOS集成門(mén)電路MOS集成邏輯門(mén)是以MOS管作為開(kāi)關(guān)器件的門(mén)電路，它按所用MOS管的不同一般可分為三種類(lèi)型：一種是用P溝道增強(qiáng)型MOS管（PMOS管）構(gòu)成的PMOS門(mén)電路，其工作速度較低。第二種是N溝道增強(qiáng)型MOS管（NMOS管）構(gòu)成的NMOS門(mén)電路，其工作速度比PMOS門(mén)電路要高，但比TTL電路要低。第三種是由PMOS管和NMOS管按照互補(bǔ)對(duì)稱(chēng)形式連接起來(lái)構(gòu)成的互補(bǔ)型MOS集成電路，稱(chēng)為CMOS電路。MOS電路具有集成度高、制造工藝簡(jiǎn)單、電源電壓使用范圍寬、功耗低、抗干擾能力強(qiáng)、扇出系數(shù)大等優(yōu)點(diǎn)。CMOS集成電路的品種很多，目前國(guó)產(chǎn)CMOS邏輯門(mén)的產(chǎn)品中，主要有相當(dāng)于國(guó)際上CD4000系列和MC14000系列的普通CMOS電路CC4000系列、相當(dāng)于國(guó)際上MC54HC/74HC系列的高速54HC/74HC系列。6.2工作模塊13基于與非門(mén)樓梯燈控制電路1.基于與非門(mén)樓梯燈控制電路設(shè)計(jì)寫(xiě)出表達(dá)式（異或關(guān)系化簡(jiǎn)的）芯片編號(hào)2.基于與非門(mén)樓梯燈控制電路用Proteus仿真運(yùn)行調(diào)試

6.2.1邏輯代數(shù)基本公式及基本定律

邏輯代數(shù)的基本公式（1）常量之間的關(guān)系公式1:0·0=0公式2:0·1=0

公式3:1·0=0公式4:1·1=1公式5:0＋0=0公式6:0＋1=1

公式7:1＋0=1公式8:1＋1=1公式9:公式10:

（2）常量和變量之間的關(guān)系公式11:A·1=A公式12:A·0=0公式13:A＋1=1公式14:A＋0=A公式15:公式16:A＋=1公式17:A＋A=A公式18:A·A=A公式19:公式20:公式21:公式22:公式23:

2.邏輯代數(shù)的基本定律0-1律：A·1=AA+0=AA·0=0A+1=A交換律：A·B=B·AA＋B=B＋A結(jié)合律：(A·B)·C=A·(B·C)(A＋B)＋C=A＋(B＋C)分配律：A·(B＋C)=A·B＋A·CA＋B·C=(A＋B)·(A＋C)互補(bǔ)律：重疊律：A·A=AA+A=A反演律(德·摩根定理)：吸收律：A·(A+B)=AA+A·B=A(A+B)·(A+C)=A+BCA+A·B=A+B還原律：6.2.2邏輯函數(shù)化簡(jiǎn)

1.邏輯函數(shù)化簡(jiǎn)的意義及其最簡(jiǎn)形式邏輯函數(shù)的化簡(jiǎn)是分析和設(shè)計(jì)數(shù)字系統(tǒng)的重要步驟。化簡(jiǎn)的目的是利用上述公式、規(guī)則和圖形通過(guò)等價(jià)邏輯變換，使邏輯函數(shù)式成為最簡(jiǎn)式，最常用的是最簡(jiǎn)與或式和或與式。從而使用最少的元器件實(shí)現(xiàn)設(shè)計(jì)的數(shù)字電路的邏輯功能。例如：與或式或與式與非-與非式 或非-或非式與或非式2.邏輯函數(shù)的公式化簡(jiǎn)法公式化簡(jiǎn)是利用邏輯函數(shù)的基本公式、定律、常用公式化簡(jiǎn)函數(shù)，消去函數(shù)式中多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子，使之成為最簡(jiǎn)“與或”式。公式化簡(jiǎn)過(guò)程中常用以下幾種方法。(1)吸收法利用公式：A+AB=A（消去多余的乘積項(xiàng)AB）【例1-1】Y=AB+ABCD=AB(1+CD)=AB(2)并項(xiàng)法利用公式：（將兩項(xiàng)合并為一項(xiàng)，消去一個(gè)變量）【例1-2】

練習(xí)3.邏輯函數(shù)的卡諾圖化簡(jiǎn)法

卡諾圖化簡(jiǎn)法是將邏輯函數(shù)用卡諾圖表示。在圖上進(jìn)行函數(shù)化簡(jiǎn)，它既簡(jiǎn)便，又直觀地得到最簡(jiǎn)函數(shù)式，是邏輯函數(shù)常用的化簡(jiǎn)方法。（1）邏輯函數(shù)的最小項(xiàng)為了便于書(shū)寫(xiě)，通常用mi對(duì)最小項(xiàng)編號(hào)。如把某最小項(xiàng)中原變量記為1，反變量記0，該最小項(xiàng)按確定的順序排列成一個(gè)二進(jìn)制數(shù)，則與該二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)就是下標(biāo)i的值。如三變量最小項(xiàng)的取值組合為011，對(duì)應(yīng)的十進(jìn)制數(shù)為3，則該項(xiàng)的編號(hào)為m3。按此原則，三變量的全部八個(gè)最小項(xiàng)的編號(hào)分別為m0、m1、m2、m3、m4、m5、m6、m7。表1-16所示為三變量A、B、C不同取值組合時(shí)的全部最小項(xiàng)真值表。從表1-16中可得到最小項(xiàng)的三個(gè)重要性質(zhì)：1）任何一組變量取值下，只有一個(gè)最小項(xiàng)的對(duì)應(yīng)值為1，其它最小項(xiàng)的值均為0。2）任何兩個(gè)不同的最小項(xiàng)的乘積為0。3）任何一組變量取值下，全部最小項(xiàng)的和為1。（2）卡諾圖化簡(jiǎn)的步驟1）把邏輯函數(shù)寫(xiě)成最小項(xiàng)表達(dá)式2）用卡諾圖表示邏輯函數(shù)卡諾圖是由美國(guó)工程師卡諾（Karnaugh）設(shè)計(jì)的，故稱(chēng)為卡諾圖。若邏輯函數(shù)含有n個(gè)變量，其卡諾圖有2n個(gè)小方格組成，每個(gè)小方格中填入一個(gè)最小項(xiàng)的值。3）畫(huà)圈合并最小項(xiàng)并寫(xiě)出函數(shù)表達(dá)式把具有邏輯相鄰性的最小項(xiàng)為的1畫(huà)圈。利用邏輯函數(shù)卡諾圖合并最小項(xiàng)應(yīng)注意幾個(gè)問(wèn)題：①圈越大越好，圈中包含的最小項(xiàng)越多消去的變量越多。.②必須按包含2i個(gè)最小項(xiàng)畫(huà)圈。③每個(gè)圈中至少包含一個(gè)新的最小項(xiàng)。④必須把組成函數(shù)的所有最小項(xiàng)圈完。練習(xí)（3）具有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn)

與函數(shù)無(wú)關(guān)的最小項(xiàng)稱(chēng)為約束項(xiàng)，有時(shí)又稱(chēng)為無(wú)關(guān)項(xiàng)、任意項(xiàng)。約束項(xiàng)處理是任意的，可以假定為1，也可以假定為0。對(duì)于含有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn)，當(dāng)約束項(xiàng)對(duì)邏輯函數(shù)化簡(jiǎn)有利時(shí)，則設(shè)定它為1，反之設(shè)定它為0。合理利用約束項(xiàng)，常能使函數(shù)化簡(jiǎn)更加簡(jiǎn)單。

在卡諾圖中，約束項(xiàng)對(duì)應(yīng)的方格中常用“×”來(lái)標(biāo)記，表示需要時(shí)，可以看作1或0?；?jiǎn)具有約束項(xiàng)的邏輯函數(shù)時(shí)，在邏輯函數(shù)表達(dá)式中常用表示約束項(xiàng)。例如，，表示最小項(xiàng)m0、m1、m3、m6為約束項(xiàng)。練習(xí)6.2.3組合邏輯電路分析與設(shè)計(jì)

邏輯電路按照其功能的不同，可以把數(shù)字電路分成兩大類(lèi)，一類(lèi)是組合邏輯電路，簡(jiǎn)稱(chēng)組合電路；另一類(lèi)是時(shí)序邏輯電路，簡(jiǎn)稱(chēng)時(shí)序電路。組合邏輯電路的特點(diǎn)是電路在任意時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻之前的電路狀態(tài)無(wú)關(guān)，可總結(jié)為：即刻輸入，即刻輸出。

1.組合