微機(jī)原理與接口技術(shù)小題復(fù)習(xí)

微機(jī)原理與接口技術(shù)小題復(fù)習(xí)一、填空1.8086CPU從偶地址讀寫(xiě)一個(gè)字時(shí)，需要1個(gè)總線周期，從奇地址讀寫(xiě)一個(gè)字時(shí)，需要2個(gè)總線周期。2.如果CS=1200H，IP=FF00H，那么程序指令在內(nèi)存的實(shí)際地址(物理地址)為21F00H。3.8086/8088提供的能接收外部中斷請(qǐng)求信號(hào)的引腳是INTR和NMI。4.〔接上題〕兩種請(qǐng)求信號(hào)的主要不同之處在于是否有屏蔽。5.8086在最小模式的典型配置有8086、8284、8282和8286。6.8086有16位數(shù)據(jù)線，當(dāng)腳的信號(hào)為高電位時(shí)，實(shí)現(xiàn)了高8位的數(shù)據(jù)傳輸。7.下述機(jī)器數(shù)形式可表示的數(shù)值范圍是(請(qǐng)用十進(jìn)制形式寫(xiě)出):單字節(jié)無(wú)符號(hào)整數(shù)_0~255_；單字節(jié)有符號(hào)整數(shù)__-128~+127_____。8.8086/8088的標(biāo)志存放器中的溢出標(biāo)志位是OF,中斷允許標(biāo)志位是IF。9.8086/8088CPU內(nèi)部結(jié)構(gòu)按功能可分成兩局部，即執(zhí)行單元和總線接口單元。10.8086CPU指令隊(duì)列長(zhǎng)度為6，8088CPU指令隊(duì)列長(zhǎng)度為4。11.當(dāng)CPU進(jìn)行數(shù)據(jù)輸出時(shí)，為高電平，控制信號(hào)必須是__低____，當(dāng)CPU進(jìn)行數(shù)據(jù)輸入時(shí)為低電平。12.當(dāng)存儲(chǔ)器的讀出時(shí)間大于CPU所要求的時(shí)間時(shí)，為保證CPU與存儲(chǔ)器時(shí)序的正確配合，就要利用READY〔8086CPU〕腿信號(hào)，使CPU插入一個(gè)等待狀態(tài)。13.8086/8088的中斷響應(yīng)用2個(gè)總線周期，從引腳輸出2個(gè)負(fù)脈沖。14.8086CPU的數(shù)據(jù)線的位數(shù)為16位，I/O地址線的位數(shù)為16位。15.當(dāng)8086/8088的引腳接高電位時(shí)，便工作于最小模式；當(dāng)引腳接地時(shí)，便工作于最大模式。16.假設(shè)8086CPU從3A217H存儲(chǔ)單元中讀取一個(gè)字要占用2總線周期，假設(shè)從3A210H存儲(chǔ)單元中讀取一個(gè)字要占用1總線周期。17.8086CPU復(fù)位時(shí)，總是從地址FFFF0H開(kāi)始執(zhí)行程序。18.在存儲(chǔ)器系統(tǒng)中，實(shí)現(xiàn)片選控制的方法有三種，它們是全譯碼選擇方式、局部譯碼選擇方式，線性選擇方式。19.CPU與外設(shè)進(jìn)行數(shù)據(jù)交換有程序中斷控制、DMA控制和程序控制方式三種控制方式。20.CPU從I/O接口的狀態(tài)端口中獲取外部設(shè)備的“忙〞、“閑〞和“準(zhǔn)備好〞等信息。CPU通過(guò)I/O接口中的控制端口〔命令端口〕向外設(shè)發(fā)出“啟動(dòng)〞和“停止〞等信號(hào)。21.計(jì)算機(jī)CPU與輸入/輸出設(shè)備之間交換的信息包括數(shù)據(jù)信息、狀態(tài)信息和控制信息三類信息。22．8086CPU內(nèi)部結(jié)構(gòu)按功能可分成執(zhí)行部件和總線接口部件兩局部，算術(shù)邏輯單元在執(zhí)行部件中，段存放器在總線接口部件中。23.8253可采用6種操作方式，8255可采用3種操作方式。24.8086CPU的內(nèi)存尋址空間最大為1M字節(jié)，I/O接口尋址能力為16K個(gè)端口。25.串行通信的根本工作方式有異步方式和同步方式兩種。26.存儲(chǔ)器某單元地址為3250H：0016H，其段地址為3250，偏移地址為0016，物理地址為32516。30.如某CPU外部地址總線為26位，能直接尋址64MB物理地址空間。31．8086系統(tǒng)中，如果存放器CS=A000，IP=285AH，那么程序指令的實(shí)際地址為A285AH。32．串行通信中，RS－232C接口輸出為－10V電壓時(shí)，為邏輯高〔高／低〕電平。1、運(yùn)算器、控制器是微機(jī)的核心，兩者合稱為中央處理器。3、計(jì)算機(jī)內(nèi)，其信息是以__二進(jìn)制__碼形式表示的。、、4、宏匯編語(yǔ)言程序被匯編時(shí)，_指令_語(yǔ)句產(chǎn)生代碼指令，偽指令語(yǔ)句不產(chǎn)生代碼指令，宏指令語(yǔ)句可能產(chǎn)生也可能不產(chǎn)生代碼指令。5、調(diào)用程序、子程序傳送參數(shù)的方法通常有存放器、內(nèi)存、堆棧三種方法。8、乘法指令MUL的指令格式只有一個(gè)源操作數(shù)，假設(shè)源操作數(shù)的類型屬性為字節(jié)，那么乘積在_BL_中，假設(shè)源操作數(shù)的類型屬性為字，那么乘積在AL中。9、堆棧是按照___先進(jìn)后出____原那么組織的一片連續(xù)的存儲(chǔ)區(qū)域。10、變址尋址的有效地址是變址存放器的內(nèi)容與___地址位移量_____代數(shù)和。11、指令XLAT通常用于查表操作，在使用該指令前，應(yīng)把表首的偏移首地址送入__BX_，待轉(zhuǎn)換的代碼在表中的序號(hào)送_AL。12、假設(shè)要求不產(chǎn)生匯編錯(cuò)誤，那么字符串'ABC'只能出現(xiàn)在偽指令DB中。14、為下述情況各舉一例。存放器與存儲(chǔ)單元內(nèi)容相加送存放器ADDAL,[BX]。將標(biāo)志存放器進(jìn)棧PUSHF。立即數(shù)與存放器內(nèi)容相加送存放器ADDAX,1234H。4)將48H、5AH存入字節(jié)數(shù)據(jù)區(qū)ARRAYBARRAYBDB48H,5AH。3.CPU與外設(shè)接口通過(guò)數(shù)據(jù)總線傳送狀態(tài)信號(hào)與命令信號(hào)4.外設(shè)端口的編址方式有I/O端口獨(dú).立編址和I/O端口與存儲(chǔ)器統(tǒng)一編址。.數(shù)據(jù)總線用來(lái)在CPU與內(nèi)存儲(chǔ)器或I/O設(shè)備之間交換信息，地址總線由CPU發(fā)出，用來(lái)確定CPU要訪問(wèn)的內(nèi)存單元或I/O端口的地址。5.靜態(tài)RAM的優(yōu)點(diǎn)是只要電源不撤除，信息就不會(huì)喪失，但它的功耗較大，容量小，存取速度較快。3.微機(jī)系統(tǒng)中數(shù)據(jù)傳送的控制方式有三種，其中程序控制的數(shù)據(jù)傳送又分為無(wú)條件傳送、查詢傳送和中斷傳送。4.所謂“串行通信〞是指數(shù)據(jù)是一位一位順序傳送的。在串行通信中有兩種根本的通信方式：即異步通信(ASYNC)和同步通信(SYNC)。二、選擇1.8086CPU典型的總線周期包含4個(gè)狀態(tài)，如要插入一個(gè)等待狀態(tài)Tw，應(yīng)在C狀態(tài)之后插入。A〕T1B〕T2C〕T3D〕T42.8086/8088最大模式系統(tǒng)與最小模式系統(tǒng)的根本配置主要區(qū)別是增加一個(gè)C芯片。A〕8282地址鎖存器B〕8286總線收發(fā)器C〕8288總線控制器D〕8284時(shí)鐘發(fā)生器3.可直接存取16M字節(jié)的微處理器，其地址線最少需要D。A〕8根B〕16根C〕20根D〕24根4.起始地址為0000：0020的四個(gè)字節(jié)連續(xù)存放著34H、12H、56H和78H四個(gè)數(shù)代表某存儲(chǔ)單元的物理地址，那么它們所形成的物理地址是C。A〕1234:7856B〕3412:5678C〕7856:1234D〕5678:34125.8086最根本的讀寫(xiě)總線周包含B個(gè)狀態(tài)。A〕3B〕4C〕5D〕66.8086CPU經(jīng)加電復(fù)位后，執(zhí)行第一條指令的起始地址是D。A〕FFFFHB〕03FFHC〕0FFFFHD〕FFFF0H7.，，時(shí)，CPU完成的操作為B。A〕存儲(chǔ)器讀B〕I/O讀C〕存儲(chǔ)器寫(xiě)D〕I/O8.8086/8088的中斷向量表中，每個(gè)中斷處理子程序的入口地址占有4個(gè)單元。設(shè)4個(gè)單元的地址分別是A，A+1，A+2，A+3。按8086/8088中斷向量表規(guī)定，地址A和A+1單元中應(yīng)放B。A〕中斷處理子程序入口地址的段地址CSB〕中斷處理子程序入口地址的偏移量IPC〕標(biāo)志存放器PSW的內(nèi)容D〕數(shù)據(jù)段存放器DS的內(nèi)容9.8086CPU一個(gè)最根本的總線周期由4個(gè)時(shí)鐘周期〔T1～T4〕組成，在總線周期的T1狀態(tài)主要完成傳送〔B〕信號(hào)。A.數(shù)據(jù)B.地址C.讀控制D.寫(xiě)控制10.8086CPU在進(jìn)行讀內(nèi)存操作時(shí)，控制信號(hào).、和是(D)。A.010B.001C.110D.10111.CPU在中斷響應(yīng)過(guò)程中(C)，是為了能正確地實(shí)現(xiàn)中斷返回。A.識(shí)別中斷源B.獲得中斷效勞程序入口地址C.斷點(diǎn)壓棧D.去除中斷允許標(biāo)志IF12.8086CPU有20條地址線，可直接尋址1MB的內(nèi)存地址空間，這1MB的存儲(chǔ)器分成兩個(gè)512KB的存儲(chǔ)體——“偶存儲(chǔ)體〞和“奇存儲(chǔ)體〞，在全譯碼的情況下，“偶存儲(chǔ)體〞和“奇存儲(chǔ)體〞分別用〔A〕來(lái)選通。A．B．C． D．14.CPU尋址I/O端口空間為1KB，最少需要(B)條地址線。A.8B.10C.16D.1215.用一片EPROM芯片構(gòu)成系統(tǒng)內(nèi)存，其地址范圍為F0000H－F0FFFH，無(wú)地址重疊，該內(nèi)存的存儲(chǔ)容量為〔B〕A.2KB B.4KB C.8KB D.16KB16.INTEL8253通道工作于方式3，接入2MHZ的時(shí)鐘，如要求產(chǎn)生800HZ的方波，那么計(jì)數(shù)器的初值應(yīng)為〔C〕A.1500B.2000C.2500 D.400017.SRAM2114芯片容量為1K4位，假設(shè)要組成8KB的系統(tǒng)存儲(chǔ)器，那么共需芯片數(shù)為〔B〕。A〕32B〕16C〕64D〕818.下述中斷，優(yōu)先權(quán)級(jí)別最低的中斷是(C)。A〕NMIB〕INTRC〕單步中斷D〕INTn19.8086CPU在中斷響應(yīng)過(guò)程中，接收的中斷類型碼為(D)，中斷子程序入口地址存放在00070H～00073H四個(gè)存儲(chǔ)單元中。A〕70HB〕07HC〕0CHD〕1CH20.8086系統(tǒng)中，如果存放器CS=6850H，IP=685BH，那么程序指令的實(shí)際地址為(B)。A〕6850BHB〕6ED5BHC〕7535BHD〕7AD5BH21.CPU可以對(duì)8253計(jì)數(shù)器執(zhí)行讀操作，其讀到的是(D)。工作方式字B)計(jì)數(shù)初值C)計(jì)數(shù)執(zhí)行部件D)輸出鎖存器22.某數(shù)8421BCD碼為01100011，與其對(duì)應(yīng)的二進(jìn)制數(shù)為(C)。A〕63B〕01100011C〕00111111D〕101111123.在8086CPU的中斷向量表中，如中斷向量的首地址是00110H，那么中斷類型碼是〔C〕。A〕45HB〕110HC〕44HD〕32H24．8255A的PC口可以設(shè)定為(A)A〕方式0B〕方式1C〕方式2D〕任何方式25．8086CPU執(zhí)行IRET指令后，SP的內(nèi)容(C)。A〕減6B〕減4C〕加6D〕加426.串行異步通信傳輸?shù)闹饕攸c(diǎn)是(2).(1)通信雙方不必同步(2)每個(gè)字符的發(fā)送是獨(dú)立的(3)字符之間的傳送時(shí)間長(zhǎng)度應(yīng)相同(4)字符發(fā)送速率由波特率決定27.對(duì)于開(kāi)關(guān)型設(shè)備的控制，適合采用的I/O傳送方式是(1)。(1)無(wú)條件(2)查詢(3)中斷(4)DMA28.傳送數(shù)據(jù)時(shí)，占用CPU時(shí)間最長(zhǎng)的傳送方式是〔1〕。〔1〕查詢〔2〕中斷〔3〕DMA〔4〕IOP29.8253可編程定時(shí)器/計(jì)數(shù)器中，其二進(jìn)制的最大計(jì)數(shù)初值為(3)。(1)65536(2)7FFFH(3)0000H(4)FFFFH30.8086/88CPU在響應(yīng)中斷時(shí)要執(zhí)行(2)個(gè)中斷響應(yīng)周期。(1)1個(gè)(2)2個(gè)(3)3個(gè)(4)4個(gè)31.中斷向量表是存放(2)的存儲(chǔ)區(qū)域.(1)中斷類型號(hào)(2)中斷效勞程序入口處地址(3)中斷斷點(diǎn)地址(4)程序狀態(tài)字32.8086CPU尋址I/O端口最多使用(4)條地址線。(1)8(2)10(3)12(4)1633.CPU執(zhí)行IN指令時(shí)有效的信號(hào)組合是(1)。(1)=0,=1(2)=0,=0(3)=0,=1(4)=0,=034.8088/8086的根本總線周期由(2)個(gè)時(shí)鐘周期組成。(1)2(2)4(3)5(4)635.在8086系統(tǒng)中中斷號(hào)為0AH，那么存放中斷向量的內(nèi)存起始地址為(2)。(1