PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹

25三月2024PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹可編程邏輯器件基礎(chǔ)集成邏輯器件的分類數(shù)字器件各種含CPU的微處理器單片機(jī)系列（例，MCS51/96系列）高級(jí)微處理器（例，INTEL80286，TI8000等）數(shù)字信號(hào)處理器（例，TMS320系列）標(biāo)準(zhǔn)邏輯器件各種門電路（例，與非門、或非門等）常用中規(guī)模集成電路（例，計(jì)數(shù)器）存儲(chǔ)器（例，RAM、ROM、EPROM等專用數(shù)字集成電路ASIC全定制產(chǎn)品半定制產(chǎn)品可編程邏輯器件（PLD）PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹集成邏輯器件的特點(diǎn)含CPU的微處理器在時(shí)鐘脈沖作用下不斷執(zhí)行用戶的軟件程序，用戶編程并不對(duì)其硬件結(jié)構(gòu)產(chǎn)生影響，它的工作速度一般較低；標(biāo)準(zhǔn)邏輯器件使用方便、價(jià)格便宜，但其規(guī)模一般較小，一個(gè)數(shù)字系統(tǒng)往往要用幾十片甚至上百片標(biāo)準(zhǔn)邏輯器件來(lái)完成；半定制、全定制ASIC產(chǎn)品開(kāi)發(fā)需要半導(dǎo)體廠家參與，周期長(zhǎng)、費(fèi)用高，其開(kāi)發(fā)不可能普及；PLD器件（1）邏輯功能可編程。（2）器件規(guī)模很大。（3）工作速度很高。（4）使用相對(duì)復(fù)雜。PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹PLD的基本結(jié)構(gòu)輸入電路產(chǎn)生輸入變量的原變量和反變量與陣列產(chǎn)生輸入變量的與項(xiàng)（乘積項(xiàng)）或陣列對(duì)乘積項(xiàng)有選擇地進(jìn)行或運(yùn)算輸出電路產(chǎn)生輸出信號(hào)，提供反饋信號(hào)PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹PLD的工作原理在數(shù)字電路的設(shè)計(jì)中，輸出總可以用“與或”形式的邏輯函數(shù)來(lái)表示，從而用若干與門和或門就可以實(shí)現(xiàn)這個(gè)邏輯函數(shù)。而PLD器件內(nèi)部電路的核心就是與陣列和或陣列，因此可以用來(lái)實(shí)現(xiàn)任意函數(shù)。例如，對(duì)邏輯函數(shù)，用PLD表示法連接后的完整邏輯圖如圖所示。1AZ&1B&≥1PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹傳統(tǒng)設(shè)計(jì)方法：設(shè)計(jì)要求→真值表→函數(shù)表達(dá)式→化簡(jiǎn)或變換→電路圖現(xiàn)代設(shè)計(jì)方法：設(shè)計(jì)要求→用HDL語(yǔ)言描述功能→編譯、化簡(jiǎn)和仿真→邏輯綜合→下載到可編程器件常見(jiàn)HDL語(yǔ)言：ABEL－HDL語(yǔ)言、VHDL語(yǔ)言、Verilog語(yǔ)言HDL語(yǔ)言描述方法：邏輯方程、高級(jí)語(yǔ)言、真值表、狀態(tài)圖描述等用PLD設(shè)計(jì)數(shù)字邏輯電路的方法PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹例：如一個(gè)四位二進(jìn)制數(shù)A4A3A2A1，試設(shè)計(jì)一個(gè)判斷電路，當(dāng)四位二進(jìn)制數(shù)大于等于2，小于等于10時(shí)，輸出為“1”，其它為邏輯“0”。真值表（略）邏輯式（略）化簡(jiǎn)，得：電路圖（略）邏輯功能的硬件語(yǔ)言描述解：（一）用傳統(tǒng)設(shè)計(jì)方法：PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹（二）用ABEL—HDL語(yǔ)言描述如下：MODULEdecode “定義設(shè)計(jì)模塊名為decodeA4，A3，A2，A1PIN； “定義輸入信號(hào)ZPIN；“定義輸出信號(hào)A=[A4..A1]； “定義集合EQUATIONS “表示以下用邏輯方程描述功能WHEN((A>=2)&(A<=10))THENZ=1；“邏輯功能描述ELSEZ=0；TEST-VECTORS（A–>Z) “以下是測(cè)試矢量部分0–>0；1–>0；2–>1；3–>1；4–>1；5–>1；6–>1；7–>1；8–>1；9–>1；10–>1；11–>0；12–>0；13–>0；14–>0；15–>0；END “模塊結(jié)束PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹經(jīng)ABEL語(yǔ)言編譯器編譯后的簡(jiǎn)化式子如下：ABEL語(yǔ)言描述的仿真波形如下：PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹ABEL語(yǔ)言介紹ABEL的語(yǔ)法規(guī)定合法字符集a~z(26個(gè)小寫英文字母)A~Z(26個(gè)大寫英文字母)0~9(10個(gè)數(shù)字字符)space(空格符)tab(制表符)～?。溃！纾ィ蓿Γǎ?_=＋＼｜［］｛｝;‘:“,＜＞.｀／?共計(jì)９６個(gè)ASCII碼字符PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹標(biāo)識(shí)符標(biāo)識(shí)符必須以字母或下劃線開(kāi)始；標(biāo)識(shí)符最長(zhǎng)不能超過(guò)31個(gè)字符；除第一個(gè)字符外，標(biāo)識(shí)符可以包含大寫字母，小寫字母，數(shù)字及下劃線，但不允許出現(xiàn)空格；標(biāo)識(shí)符與大小寫字母有關(guān)；關(guān)鍵字不能用作標(biāo)識(shí)符。標(biāo)識(shí)符是由標(biāo)識(shí)器件、器件引腳、節(jié)點(diǎn)、集合、輸入／輸出信號(hào)等的合法字符串組成。PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹關(guān)鍵字注意與標(biāo)識(shí)別符不同，關(guān)鍵字不區(qū)分大小寫！關(guān)鍵字又稱保留標(biāo)識(shí)符，它代表某種處理功能。CASE DEVICE ELSE ENABLE ENDENDCASE ENDWITH EQUATIONS FLAG FUSESGOTO IF IN ISTYPE LIBRARYMACRO MODULE NODE PIN STATESTATE_DIAGRAM TEST_VECTORS THEN TITLETRUTH_TABLE WITHPLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹字符串例TITLE

’1bitfulladder’；字符串是包含在單引號(hào)內(nèi)的合法字符序列，通常用于標(biāo)題語(yǔ)句、標(biāo)記語(yǔ)句以及管腳和節(jié)點(diǎn)說(shuō)明語(yǔ)句。注釋段注釋是對(duì)源文件的進(jìn)一步解釋，注釋段以雙引號(hào)開(kāi)始，以另一個(gè)雙引號(hào)或換行符結(jié)束。

MODULEBasic_logic“givesthemoduleaname”例PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹數(shù)的表示可用二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制來(lái)表示。進(jìn)制數(shù)基數(shù)表記符例如十進(jìn)制數(shù)二進(jìn)制2^B^B101010八進(jìn)制8^O^O1210十進(jìn)制10^D(缺省)^D1515十六進(jìn)制16^H^HF15PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹常量常量用來(lái)表示值不變的量。常量可以分為：一般常量和特殊常量。注意特殊常量值用大小寫均可，但前后兩個(gè)“.”不能省略！特殊常量說(shuō)明.C.上升沿時(shí)鐘輸入.F.浮點(diǎn)輸入或輸出.K.下降沿時(shí)鐘輸入.P.寄存器預(yù)加載.X.任意態(tài)（無(wú)關(guān)項(xiàng)）.Z.高阻輸入或輸出PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹運(yùn)算及運(yùn)算符PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹表達(dá)式及等式表達(dá)式是標(biāo)識(shí)符和運(yùn)算符的組合，表達(dá)式中各種運(yùn)算具有不同的優(yōu)先級(jí)．集合集合用來(lái)表示成組或成批處理的信號(hào)或常量，集合中的每一個(gè)獨(dú)立分量稱為該集合的元素。引入集合的目的是為了簡(jiǎn)化書(shū)寫，并使可讀性更好。集合有兩種定義方法：枚舉法：Din=[D7,D6,D5,D4,D3,D2,D1,D0];界限符法：Din=[D7..D0]；注意枚舉法與界限符法可以聯(lián)合使用。只有類型相同、長(zhǎng)度相同的集合才可一起參與運(yùn)算。PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹ABEL源文件的基本結(jié)構(gòu)ABEL源文件是由一個(gè)或多個(gè)相互獨(dú)立的模塊組成，每個(gè)模塊包括一個(gè)或多個(gè)完整的邏輯描述。簡(jiǎn)單的源文件可以只包含一個(gè)模塊，而復(fù)雜的源文件可能包括多個(gè)模塊。MODULE〈模塊名〉[〈接口說(shuō)明語(yǔ)句〉][〈標(biāo)題語(yǔ)句〉]〈說(shuō)明語(yǔ)句〉{〈布爾方程段〉、〈真值表段〉、〈狀態(tài)圖段〉、〈熔絲狀態(tài)段〉、〈異或因子段〉}[〈測(cè)試矢量段〉]END[〈模塊名〉]模塊基本結(jié)構(gòu)如下：PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹模塊說(shuō)明語(yǔ)句格式：MODULE模塊名……END[模塊名]行末沒(méi)有分號(hào)。若將該模塊作為一個(gè)自定義元件（宏塊），則模塊名應(yīng)與自定義元件名相同。注意例：MODULE1_bit_adder……ENDPLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹標(biāo)題語(yǔ)句‘字符串’通常為該模塊的內(nèi)容提示。標(biāo)題語(yǔ)句不影響任何邏輯描述及運(yùn)算結(jié)果，可以省略。格式：TITLE‘字符串’;例：TITLE‘4bitbinarycounter’;注意器件說(shuō)明語(yǔ)句格式：器件標(biāo)識(shí)符DEVICE‘字符串’;例：U1DEVICE‘P16V8C’;器件說(shuō)明語(yǔ)句用來(lái)把模塊中所用器件的標(biāo)識(shí)符與實(shí)際PLD器件相聯(lián)系。在ispEXPERT軟件中，該語(yǔ)句可忽略。注意PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹管腳及節(jié)點(diǎn)說(shuō)明語(yǔ)句管腳標(biāo)識(shí)符要與管腳號(hào)一一對(duì)應(yīng)，但在ispEXPERT中管腳號(hào)可以省略。缺省情況下，管腳屬性為組合型‘COM’。一個(gè)信號(hào)可以包含多個(gè)屬性。格式：標(biāo)識(shí)符PIN(或NODE)<#>ISTYPE‘屬性’;例：Apin;B,Cpin

istype‘REG’;Z1,Z2node

istype‘COM’;注意PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹常量說(shuō)明語(yǔ)句例：C,X=.C.,.X.;ON,OFF=0,1;格式：標(biāo)識(shí)符＝常量表達(dá)式;邏輯方程描述格式：EQUATIONS

邏輯方程式;例：equationsS=!A&B#A&!B;C1=A&B;Q.clk=CP; Q:=Q+1;組合型輸出賦值為“=”，寄存器型輸出賦值為“：=”。在邏輯方程描述中可以使用WHEN-THEN-ELSE語(yǔ)句。注意PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹WHEN-THEN-ELSE語(yǔ)句例：when(A==B)thenZ=0;elseZ=1;若有多個(gè)邏輯方程，可以放在大括號(hào)中。WHEN-THEN-ELSE語(yǔ)句可以嵌套使用。注意格式：WHEN條件THEN邏輯方程1;ELSE邏輯方程2;PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹真值表描述格式：TRUTH_TABLE(輸入標(biāo)識(shí)符集->輸出標(biāo)識(shí)符集)輸入值->輸出值;TRUTH_TABLE(輸入標(biāo)識(shí)符集:>輸出標(biāo)識(shí)符集)輸入值:>輸出值;例：truth_table([A,B]->S)[0,0]->0;[0,1]->1;[1,0]->1;[1,1]->0;PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹狀態(tài)圖描述格式：STATE_DIAGRAM狀態(tài)寄存器標(biāo)識(shí)符{狀態(tài)表達(dá)式：方程式；}狀態(tài)圖是一種直觀描述時(shí)序邏輯的方法，狀態(tài)圖描述方式是由狀態(tài)圖標(biāo)題語(yǔ)句，狀態(tài)描述語(yǔ)句和狀態(tài)轉(zhuǎn)移語(yǔ)句三部分組成。具體見(jiàn)時(shí)序電路PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹測(cè)試矢量測(cè)試矢量與真值表描述在形式上相似。格式：TEST_VECTORS(輸入標(biāo)識(shí)符集->輸出標(biāo)識(shí)符集)輸入值->輸出值;例：TEST_VECTORS([A,B]->S)[0,0]->0;[0,1]->1;[1,0]->1;[1,1]->0;注意PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹指示字格式：@directive[options]；指示字的作用就是指導(dǎo)編譯軟件對(duì)源文件作相應(yīng)的處理。靈活地應(yīng)用指示字可以簡(jiǎn)化源文件的編寫和調(diào)試。引導(dǎo)指示字的關(guān)鍵詞為“@”。ABEL語(yǔ)言中的指示字為：@ALTERNATE @CARRY @CONST @DCSET@DCSTATE @EXPR @EXIT @IF@IFB @IFDEF @IFIDEN @IFNB@IFNDEF @IFNIDEN @INCLUDE @IRP@IRPC @MESSAGE @ONSET @PAGE@RADIX @REPEAT @SETSIZE @STANDARD

PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹常用指示字：例：STATE_DIAGRAM

“狀態(tài)圖描述@CONSTn=0；@REPEAT10{STATEn：IF(n<9)(n+1)ELSE0；@CONSTn=n+1；}例：test_vectors([AA,BB,C0]->S) “四位全加器測(cè)試矢量@constm=0; “定義常數(shù)變量m@repeat16{@constn=0;“定義常數(shù)變量n

@repeat16{[m,n,0]->(m+n); [m,n,1]->(m+n+1);

@constn=n+1;}

@constm=m+1;}格式：@CONSTid=expr；

用于對(duì)新的常量進(jìn)行定義；格式：@REPEATnumber_expr{block}；

將某些語(yǔ)句重復(fù)執(zhí)行若干次。PLD器件基礎(chǔ)及開(kāi)發(fā)系統(tǒng)介紹ispEXPERTSystem介紹概述ispEXPERTSystem集成開(kāi)發(fā)軟件是由DataI/O公司開(kāi)發(fā)的一個(gè)通用的可編程邏輯器件開(kāi)發(fā)軟件。能夠支持Lattice公司的ispLSI、pLSI、ispGAL、ispGDS器件及全新系列GAL器件的設(shè)計(jì)、編譯和邏輯模擬。ispEXPERTSystem支持原理圖輸入和ABEL硬件描述語(yǔ)言（HDL）輸入，還包括編譯、模擬和仿真的功能。ILattice的pDS+Synario適配軟件與ispEXP