數(shù)字電路基礎(chǔ)-ch06-5若干典型的時(shí)序邏輯集成電路

6.5若干典型的時(shí)序邏輯集成電路6.5.1寄存器和移位寄存器6.5.2計(jì)數(shù)器6.5若干典型的時(shí)序邏輯集成電路1、寄存器6.5.1寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲(chǔ)代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。

一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，存儲(chǔ)n位二進(jìn)制代碼的寄存器需要用n個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干觸發(fā)器的集合。8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74HC/HCT374高阻HH*↑H高阻LL*↑H存入數(shù)據(jù)，禁止輸出HH*↑L對(duì)應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LL*↑L存入和讀出數(shù)據(jù)Q0~Q7DNCP輸出內(nèi)部觸發(fā)器輸入工作模式*代表CP脈沖上升沿之前瞬間的DN的電平8D鎖存器74HC/HCT373與8D寄存器74HC/HCT374具有類似的邏輯功能,但有不同的應(yīng)用場(chǎng)合。這主要取決于控制信號(hào)與輸入信號(hào)之間的時(shí)序關(guān)系,以及控制存儲(chǔ)數(shù)據(jù)的方式.2、移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時(shí)鐘脈沖的作用下使數(shù)碼向高位或向低位移動(dòng)的邏輯功能部件。按移動(dòng)方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器(1)基本移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、寫出激勵(lì)方程：3、寫出狀態(tài)方程：(b).工作原理D2=Qn1D0D2D1D3

10

11

01

10

11

000

00

00

00FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1

Q0n+1=DSIQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2n1011DSI=11010000,從高位開始輸入

經(jīng)過4個(gè)CP脈沖作用后，從DS端串行輸入的數(shù)碼就可以從Q0Q1Q2Q3并行輸出。串入

并出

經(jīng)過7個(gè)CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DSO端串行輸出。串入

串出（2）典型集成電路內(nèi)部邏輯圖8位移位寄存器74HC/HCT1642.多功能雙向移位寄存器多功能移位寄存器工作模式簡(jiǎn)圖（1）工作原理高位移向低位----左移低位移向高位----右移實(shí)現(xiàn)多種功能雙向移位寄存器的一種方案(僅以FFm為例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不變低位移向高位（2）典型集成電路CMOS4位雙向移位寄存器74HC/HCT1947DI3DI2DI1DI0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL右移DSRS0S1行并行輸入時(shí)鐘CP串行輸入控制信號(hào)清零輸出輸入74HCT194的功能表

2、計(jì)數(shù)器的分類按脈沖輸入方式，分為同步和異步計(jì)數(shù)器按進(jìn)位體制，分為二進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器按邏輯功能，分為加、減和可逆計(jì)數(shù)器概述1、計(jì)數(shù)器的邏輯功能

計(jì)數(shù)器的基本功能是對(duì)輸入時(shí)鐘脈沖進(jìn)行計(jì)數(shù)。它也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字運(yùn)算等等。6.5.2計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器

十進(jìn)制計(jì)數(shù)器

任意進(jìn)制計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器

十進(jìn)制計(jì)數(shù)器

任意進(jìn)制計(jì)數(shù)器…………在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。(1)異步二進(jìn)制計(jì)數(shù)器---4位異步二進(jìn)制加計(jì)數(shù)器①

工作原理1、二進(jìn)制計(jì)數(shù)器結(jié)論:

計(jì)數(shù)器的功能：不僅可以計(jì)數(shù)也可作為分頻器。如考慮每個(gè)觸發(fā)器都有1tpd的延時(shí)，電路會(huì)出現(xiàn)什么問題？異步計(jì)數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）

②典型集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個(gè)4位異步二進(jìn)制計(jì)數(shù)器。在5V、25℃工作條件下，74HC/HCT393中每級(jí)觸發(fā)器的傳輸延遲時(shí)間典型值為6ns。74HC/HCT393的邏輯符號(hào)3位二進(jìn)制異步加計(jì)數(shù)器設(shè)計(jì)狀態(tài)圖選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由1變0時(shí)翻轉(zhuǎn)，F(xiàn)F2在Q1由1變0時(shí)翻轉(zhuǎn)。3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下降沿，所以3個(gè)觸發(fā)器都應(yīng)接成T＇型。驅(qū)動(dòng)方程：電路圖3位二進(jìn)制異步減計(jì)數(shù)器狀態(tài)圖選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由0變1時(shí)翻轉(zhuǎn)，F(xiàn)F2在Q1由0變1時(shí)翻轉(zhuǎn)。3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下降沿，所以3個(gè)觸發(fā)器都應(yīng)接成T＇型。驅(qū)動(dòng)方程：電路圖二進(jìn)制異步計(jì)數(shù)器級(jí)間連接規(guī)律(2)二進(jìn)制同步加計(jì)數(shù)器設(shè)計(jì)/0/0/0/0/0/0/0/0/0/0/0/0/0/1/0/04位二進(jìn)制計(jì)數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進(jìn)位輸出電路狀態(tài)計(jì)數(shù)順序Q0在每個(gè)CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF0可采用T=1的T觸發(fā)器FF1可采用T=Q0的T觸發(fā)器Q3僅在Q0=Q1=Q2=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF2可采用T=Q0Q1的T觸發(fā)器Q2僅在Q0=Q1=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF3可采用T=Q0Q1Q2的T觸發(fā)器(2)二進(jìn)制同步加計(jì)數(shù)器4位二進(jìn)制同步加計(jì)數(shù)器邏輯圖CE=0保持不變CE=1計(jì)數(shù)4位二進(jìn)制同步加計(jì)數(shù)器時(shí)序圖推廣到n位二進(jìn)制同步加法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程推廣到n位二進(jìn)制同步減法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。（3）十進(jìn)制同步計(jì)數(shù)器狀態(tài)圖輸出方程：時(shí)鐘方程：十進(jìn)制同步加計(jì)數(shù)器狀態(tài)方程電路圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。十進(jìn)制同步減計(jì)數(shù)器選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：時(shí)鐘方程：狀態(tài)方程次態(tài)卡諾圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。電路圖選用4個(gè)CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。（4）十進(jìn)制異步計(jì)數(shù)器狀態(tài)圖輸出方程：十進(jìn)制異步加計(jì)數(shù)器時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇時(shí)鐘脈沖的一個(gè)基本原則：在滿足翻轉(zhuǎn)要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4、t6、t8時(shí)刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時(shí)刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時(shí)刻翻轉(zhuǎn)，可選Q0。狀態(tài)方程比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。十進(jìn)制異步減計(jì)數(shù)器選用4個(gè)CP上升沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇時(shí)鐘脈沖的一個(gè)基本原則：在滿足翻轉(zhuǎn)要求的條件下，觸發(fā)沿越少越好。FF1在t1、t3、t5、t7時(shí)刻翻轉(zhuǎn)，可選Q0。FF2在t3、t7時(shí)刻翻轉(zhuǎn)，可選Q1。FF3在t1、t3時(shí)刻翻轉(zhuǎn)，可選Q0。狀態(tài)方程比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。

(3)典型集成計(jì)數(shù)器74LVC1612選1數(shù)據(jù)選擇器c時(shí)序圖TC=CET?Q3Q2Q1Q074LVC161邏輯功能表輸入輸出清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入計(jì)數(shù)進(jìn)位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持*HHHH↑××××計(jì)數(shù)*CR的作用？PE的作用？例6.5.1試用74LVC161構(gòu)成模216的同步二進(jìn)制計(jì)數(shù)器。級(jí)聯(lián)計(jì)數(shù)器的模的問題?(4).異步二-十進(jìn)制計(jì)數(shù)器將圖中電路按以下兩種方式連接：試分析它們的邏輯輸出狀態(tài)。

接計(jì)數(shù)脈沖信號(hào)，將Q0與相連；（1）

接計(jì)數(shù)脈沖信號(hào)，將Q3與相連（2）74HCT390兩種連接方式的狀態(tài)表計(jì)數(shù)順序連接方式1（8421碼）連接方式2（5421碼）Q3Q2Q1Q0Q0Q3Q2Q10000000001000100012001000103001100114010001005010110006011010017011110108100010119100111002.用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)制計(jì)數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)制計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。

例用74LVC161構(gòu)成九進(jìn)制加計(jì)數(shù)器。解：九進(jìn)制計(jì)數(shù)器應(yīng)有9個(gè)狀態(tài)，而74LVC161在計(jì)數(shù)過程中有16個(gè)狀態(tài)。如果設(shè)法跳過多余的7個(gè)狀態(tài)，則可實(shí)現(xiàn)模9計(jì)數(shù)器。(1)反饋清零法

(2)反饋置數(shù)法

二、M>16的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)（2片74LS161級(jí)聯(lián)）

M=（147）10=（10010011）2同步級(jí)聯(lián)00000000…10010010異步級(jí)聯(lián)例：用74LS161構(gòu)成一個(gè)二十四進(jìn)制計(jì)數(shù)器。要求按8421BCD碼計(jì)數(shù)。&1&11CP例：用74LS161構(gòu)成一個(gè)二十四進(jìn)制計(jì)數(shù)器。要求按自然二進(jìn)制碼計(jì)數(shù)。&11CP(24)

10=(11000)

21＆用74HCT390實(shí)現(xiàn)的24進(jìn)制計(jì)數(shù)器

在一些常用的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置數(shù)功能。（1）工作原理置初態(tài)Q3Q2Q1Q0=0001，

①基本環(huán)形計(jì)數(shù)器狀態(tài)圖3.環(huán)形計(jì)數(shù)器第一個(gè)CP:Q3Q2Q1Q0=0010，

第二個(gè)CP:Q3Q2Q1Q0=0100，

第三個(gè)CP:Q3Q2Q1Q0=1000，

第四個(gè)CP:Q3Q2Q1Q0=0001，

第五個(gè)CP:Q3Q2Q1Q0=0010，

寄存器的應(yīng)用能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器狀態(tài)圖②

扭環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)狀態(tài)圖即將FFn-1的輸出Qn-1接到FF0的輸入端D0。能自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器a、電路十狀態(tài)的扭環(huán)形計(jì)數(shù)器b、狀態(tài)表狀態(tài)編號(hào)Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c、狀態(tài)圖置初態(tài)Q4Q3Q2Q1Q0=00001，

時(shí)序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)而列出狀態(tài)表、畫出狀態(tài)圖和時(shí)序圖，最后分析得到電路的邏輯功能。時(shí)序電路的設(shè)計(jì)，首先根據(jù)邏輯功能的需求，導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，有必要時(shí)需進(jìn)行狀態(tài)化簡(jiǎn)，繼而對(duì)狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵(lì)方程組和輸出方程組，最后畫出邏輯圖完成設(shè)計(jì)任務(wù)。小結(jié)

時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分構(gòu)成。它們?cè)谌我粫r(shí)刻的輸出不僅是當(dāng)前輸入信號(hào)的函數(shù)，而且還與電路原來的狀態(tài)有關(guān)。時(shí)序電路可分為同步和異步兩大類。邏輯方程組、狀態(tài)表、狀態(tài)圖和時(shí)序圖從不同方面表達(dá)了時(shí)序電路的邏輯功能，是分析和設(shè)計(jì)時(shí)序電路的主要依據(jù)和手段。3、集成雙向移位寄存器74LS194由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器時(shí)序圖寄存器小結(jié)：

寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時(shí)取用。寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸