電工電子技術第14章

第14章觸發(fā)器及時序邏輯電路一．填空題：1、欲將D觸發(fā)器作成翻轉觸發(fā)器，應令D＝；欲將JK觸發(fā)器作成翻轉觸發(fā)器，最簡單的方法是令J＝，K＝。2、與非門構成的基本RS觸發(fā)器輸入為、，工作時的約束條件為。。3、時序邏輯電路的特點是。4、一個JK觸發(fā)器，現(xiàn)態(tài)Qn＝0，要求在CP作用下進入次態(tài)Qn+1＝1，可令J＝，K=。5、設計一個五進制計數(shù)器，最少需要觸發(fā)器的個數(shù)是。6、具有置0、置1、保持和翻轉功能的觸發(fā)器是觸發(fā)器；只具有置0、置1功的觸發(fā)器是觸發(fā)器。7、D觸發(fā)器的特征方程為，JK觸發(fā)器的特征方程為。8、若要將T觸發(fā)器轉換為觸發(fā)器，可將T端接電平。9、要存儲n位二進制信息需要個觸發(fā)器？10、觸發(fā)器的狀態(tài)是指端的狀態(tài).二．選擇題:1、輸入時鐘脈沖頻率為100KHZ時，則十進制計數(shù)器最高一級觸發(fā)器輸出脈沖的頻率為（）。A．10KHZB．20KHZC．50KHZD．100KHZ2、具有置0、置1、保持、翻轉四種功能的觸發(fā)器為()。A．RS觸發(fā)器B．JK觸發(fā)器C．D觸發(fā)器D．T觸發(fā)器3.設計一個七進制計數(shù)器，最少需要觸發(fā)器的個數(shù)是()。A．2個B．3個C．8個D．15個4、四位二進制加法計數(shù)器能計的最大十進制數(shù)位為（）。A．4B．10C．15D．165、四位二進制加法計數(shù)器的有效狀態(tài)有()個。A．4B．10C．15D．167、下列電路中，是時序電路的是（）A．編碼器B．寄存器C．譯碼器D．加法器8、觸發(fā)器具有（）功能。A．置0B．置1C．保持D．翻轉9、與非門組成的基本RS觸發(fā)器的輸入端稱為直接置1端，稱為直接置0端，若要使該觸發(fā)器實現(xiàn)置1功能，應令（）。A．B．C．B．D．B．10、圖2-1所示是一個由74LS290型集成芯片構成的計數(shù)器，分析它是一個（）進制計數(shù)器？A．五進制B．六進制C．七進制D．十四進制三、判斷題:（）1、一個十進制計數(shù)器可以作為十分頻器使用。（）2、邏輯功能為翻轉的觸發(fā)器，其特性方程為（）3、因為D觸發(fā)器的特性方程是Qn+1＝D，所以任何時候均有Q＝D。（）4、寄存器具有記憶功能，是時序邏輯電路。（）5、同步時序邏電路和異步時序邏輯電路比較，其差別在于前者沒有統(tǒng)一的時鐘脈沖控制。（）6、時序邏輯電路的基本單元是門電路。（）7、五進制計數(shù)器的有效狀態(tài)為五個。（）8、上升沿觸發(fā)器在時鐘脈沖CP=1期間，輸出狀態(tài)隨輸入信號變化。（）9、觸發(fā)器若某輸入端懸空相當于該端接高電平（）10.對邊沿JK觸發(fā)器,若需要其次態(tài)是現(xiàn)態(tài)的反，所加的驅動信號J＝1，K＝0。四、分析題2、下降沿觸發(fā)的JK觸發(fā)器各輸入信號如圖5-2所示，設觸發(fā)器初態(tài)為0，試對應輸入波形畫Q端波形.。圖4-2圖4-23、JK觸發(fā)器各輸入信號如圖5-3所示，設觸發(fā)器初態(tài)為1，試對應輸入波形畫Q端波形.。JCPCPQJKQK圖4-3Q圖4-3Q4、如圖4-4所示維持阻塞D觸發(fā)器，設初態(tài)為0。根據(jù)CP脈沖及A、B輸入波形畫出Q波形。（8分）圖4-4圖4-45、如圖4-5所示的維持阻塞D觸發(fā)器，設初態(tài)為0。根據(jù)CP脈沖及D端的波形畫出Q端的波形。圖4-5圖4-56、下降沿觸發(fā)的JK觸發(fā)器各輸入信號如圖5-6所示，設觸發(fā)器初態(tài)為0，試對應輸入波形畫Q端波形。圖4-6圖4-67、圖4-7示電路中，設各觸發(fā)器的初始狀態(tài)為0。求出各觸發(fā)器的狀態(tài)方程，并畫出Q1、Q2的波形。圖4-7圖4-78、圖4-8所示電路中，設各觸發(fā)器的初始狀態(tài)為0。試畫出對應的輸出端Q的波形。圖4-8圖4-89、上升沿觸發(fā)的JK觸發(fā)器，CP及J、K端的波形如圖4-9所示，設觸發(fā)器的初態(tài)為0，試畫出該觸發(fā)器Q端的波形。圖4-9圖4-9