《電子技術及應用 第2版》 課件 第7章 組合邏輯電路

主編：張靜之電子技術及應用

第2版第七章組合邏輯電路主要內容

通過本章節(jié)的學習可以達到：1、掌握組合邏輯電路的分析和設計方法，初步具有數字邏輯電路的設計和應用能力；

2、能夠理解加法器、編碼器、譯碼器、數顯電路、數據選擇器和數據分配器等組合邏輯器件的工作原理，

3、能夠運用上述組合邏輯器件完成簡單組合邏輯電路的設計。電子技術及應用

第2版教學導航7.1組合邏輯電路的分析7.3加法器第七章組合邏輯電路7.2組合邏輯電路的設計應用實例7.4編碼器7.5譯碼器7.6數據選擇器7.7數據分配器電子技術及應用

第2版7.1組合邏輯電路的分析電子技術及應用

第2版7.1組合邏輯電路的分析

所謂組合邏輯電路是指，電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。如圖7-1所示為組合邏輯電路系統(tǒng)圖，該系統(tǒng)具有n個輸入，m個輸出。圖7-1

組合邏輯電路系統(tǒng)圖

通過分析可以了解確定的組合邏輯電路的邏輯功能。組合邏輯電路的分析過程一般包含以下幾個步驟：1）根據邏輯圖從輸入到輸出逐級寫出邏輯表達式；2）根據寫出的邏輯表達式進行化簡，得到最簡“與或”表達式；3）根據最簡“與或”表達式，寫出真值表；4）根據真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。7.1組合邏輯電路的分析7.1組合邏輯電路的分析電子技術及應用

第2版

例7-1試分析圖5-31所示邏輯電路的邏輯功能。。圖7-2例7-1邏輯電路解：根據邏輯圖從輸入到輸出逐級寫出邏輯表達式：根據寫出的邏輯表達式進行化簡，得到最簡“與或”表達式：

根據最簡“與或”表達式，寫出真值表如表7-1所示。7.1組合邏輯電路的分析7.1組合邏輯電路的分析電子技術及應用

第2版例7-2分析圖7-3所示電路的邏輯功能。圖7-3例7-2的組合邏輯電路解：根據邏輯圖從輸入到輸出逐級寫出邏輯表達式：根據寫出的邏輯表達式進行化簡，得到最簡“與或”表達式：

根據最簡“與或”表達式，寫出真值表如表7-2所示。7.1組合邏輯電路的分析7.1組合邏輯電路的分析電子技術及應用

第2版7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例

組合邏輯電路的設計是將命題規(guī)定的邏輯功能抽象和化簡，從而得到滿足要求的邏輯電路的過程，一般的設計步驟是：1）根據邏輯功能列出為真值表。2）根據真值表寫出邏輯函數表達式或卡諾圖，并化簡成最簡的“與或”表達式。3）由化簡后的邏輯表達式，畫出邏輯電路圖。電子技術及應用

第2版

例7-3某項目評審現場有四個評委A、B、C、D對項目Y進行評審投票，其中A是評審組長，他的裁定計2票，B、C、D三個評委每人只計1票，共計有5票。當某項目的贊成票數超過半數，即大于或等于3票時，項目Y評審通過，否則不通過。試用“與非”門設計滿足要求的組合邏輯電路。

解：（1）邏輯關系分析。輸入量為A、B、C、D投贊成票時計為“1”，投反對票時計為“0”；項目評審通過，輸出量記為“1”，不通過，記為“0”。（2）根據邏輯功能，寫出真值表如表7-3所示。（3）由真值表寫出邏輯函數表達式（4）用卡諾圖進行化簡如圖7-4所示。圖7-4例7-3的卡諾圖化簡7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例電子技術及應用

第2版

例7-3某項目評審現場有四個評委A、B、C、D對項目Y進行評審投票，其中A是評審組長，他的裁定計2票，B、C、D三個評委每人只計1票，共計有5票。當某項目的贊成票數超過半數，即大于或等于3票時，項目Y評審通過，否則不通過。試用“與非”門設計滿足要求的組合邏輯電路。7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例電子技術及應用

第2版

例7-4旅客列車優(yōu)先通行次序分為高鐵、動車和特快。某站在同一時刻只能有一趟列車從車站開出，即只能給出一個開車信號，設計一個邏輯控制電路圖滿足上述邏輯要求。（2）根據邏輯功能要求，列出真值表如表7-4所示。7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例電子技術及應用

第2版

（3）由真值表寫出邏輯表達式：（4）卡諾圖化簡7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例電子技術及應用

第2版

（3）由真值表寫出邏輯表達式：（4）卡諾圖化簡（5）根據卡諾圖化簡得到邏輯表達式畫出邏輯電路圖。7.2組合邏輯電路的設計應用實例7.2組合邏輯電路的設計應用實例電子技術及應用

第2版7.3.1

半加器7.3

加法器

加法器是用來實現二進制加法運算的電路，它是計算機中最基本運算單元。在運算電路中，最低位的兩個數相加，不需要考慮進位的加法電路稱為半加器。其余各位都有一個加數，一個被加數以及低位向本位的進位數，這種實現三個數相加的電路稱為全加器。無論是半加器，還是全加器，運算結果都會產生兩個輸出，即：本位和輸出S，向高位的進位輸出C。電子技術及應用

第2版7.3.2

全加器7.3

加法器電子技術及應用

第2版

全加器是構成計算機運算器的基本單元，圖5-39所示為74LS183集成芯片的引腳排列圖，其內部集成了兩個獨立的全加器。圖7-1074LS183的引腳排列圖圖7-11

例7-5的邏輯電路7.3.2

全加器7.3

加法器電子技術及應用

第2版圖7-12

例7-5的連線圖7.3.2

全加器7.3

加法器電子技術及應用

第2版7.4.1

二進制編碼器7.4

編碼器

用二進制數碼來表示某一對象（如十進制數、字符等）的過程，稱為編碼。完成編碼邏輯功能操作的電路稱為編碼器（Encoder）。1、二進制編碼器由真值表可得輸出的邏輯表達式：電子技術及應用

第2版

根據邏輯表達式，繪制由或門構成的三位二進制編碼器邏輯電路圖，如圖7-13所示。由與非門構成三位二進制編碼器邏輯電路圖，如圖7-14所示。圖7-13由或門構成的三位二進制編碼器邏輯電路圖圖7-14由與門構成的三位二進制編碼器邏輯電路圖7.4.1

二進制編碼器7.4

編碼器電子技術及應用

第2版7.4.2

8421編碼的二-十進制編碼器7.4

編碼器電子技術及應用

第2版

根據表7-8可寫出四位輸出函數表達式，并轉化為與非門實現：圖7-15鍵控8421碼編碼器電路圖7.4.2

8421編碼的二-十進制編碼器7.4

編碼器電子技術及應用

第2版7.4.3

優(yōu)先編碼器圖7-1674LS147型優(yōu)先碼編碼器引腳排列圖

優(yōu)先編碼器（PriorityEncoder）就是在輸入端可以允許多個信號同時輸出入，但輸出信號只能對輸入信號中優(yōu)先等級最高的信號進行編碼輸出。表7-9所示為74LS147型優(yōu)先編碼器的真值表，74LS147是一種常用的10線—4線（8421反碼）集成優(yōu)先編碼器。由表可見，輸入的反變量對低電平有效，即有信號時，輸入為“0”；輸出的反變量組成反碼，對應于0～9十個進制數碼。74LS147型優(yōu)先編碼器有9個輸入端，輸入低電平有效；4個輸出端，以8421反碼輸出。7.4

編碼器電子技術及應用

第2版7.5.1

二進制譯碼器7.5譯碼器

把具有特定意義信息的二進制代碼翻譯出來的過程稱為譯碼，實現譯碼邏輯功能操作的電路稱為譯碼器。譯碼器是可以把一種代碼轉換為另一種代碼的電路。電子技術及應用

第2版5.5典型的集成組合邏輯電路

根據3線-8線譯碼器真值表可得邏輯表達式為：采用與門組成的陣列3線-8線譯碼器邏輯圖如圖7-17所示。圖7-17

采用與門組成的陣列3線-8線譯碼器邏輯圖7.5.1

二進制譯碼器電子技術及應用

第2版7.5譯碼器7.5.1

二進制譯碼器電子技術及應用

第2版

圖7-18a所示為74LS138型譯碼器的引腳排列圖，圖7-18b所示為74LS138型譯碼器的邏輯符號。（a）

（b）圖7-1874LS138型譯碼器的引腳排列圖和邏輯符號7.5譯碼器7.5.1

二進制譯碼器電子技術及應用

第2版

例7-6試分析有兩片74LS138型譯碼器芯片級聯(lián)成的4線-16線譯碼器的功能，如圖7-19所示。圖7-1974LS138的級聯(lián)4線-16線譯碼器7.5譯碼器7.5.1

二進制譯碼器電子技術及應用

第2版7.5.2

十進制顯示譯碼器圖7-20七段數碼管

在數值系統(tǒng)和裝置中，常常需要將數字、文字等二進制碼翻譯顯示出來。如十字路口的時間倒計時顯示等，這種類型的譯碼器叫做顯示譯碼器。

十進制數字通常用采用七段顯示器來實現，其輸出由七段筆畫組成，如圖7-20所示。任意一個十進制數字都可以通過七段顯示器七段筆畫的不同組合發(fā)光顯示出來。常用的七段顯示器有半導體發(fā)光二極管（簡稱LED）、液晶數碼管和熒光數碼管等。（a）（b）圖7-21

七段顯示發(fā)光二極管的兩種接法

電路可以采用共陰極接法，也可以采用共陽極電路接法。共陰極是將每個發(fā)光二極管的陰極接在一起，然后接地或節(jié)低電平，輸入端為高電平有效（即輸入端為高電平的相應段發(fā)光），如圖7-21a所示；共陽極是將每個發(fā)光二極管的陽極接在一起，然后接高電平，輸入端低電平有效，如圖7-21b所示?？刂撇煌亩伟l(fā)光，就可顯示0～9不同的數字。7.5譯碼器電子技術及應用

第2版

常用的七段顯示譯碼器芯片有和兩種，表7-12所示為74LS248型七段顯示譯碼器的真值表，其輸出接共陰極七段數碼管7.5譯碼器7.5.2

十進制顯示譯碼器電子技術及應用

第2版（a）（b）圖7-2274LS248和74LS247的引腳排列圖7.5譯碼器7.5.2

十進制顯示譯碼器電子技術及應用

第2版7.5譯碼器7.5.2

十進制顯示譯碼器電子技術及應用

第2版7.5譯碼器7.5.2

十進制顯示譯碼器電子技術及應用

第2版7.6.1

四選一數據選擇器7.6

數據選擇器

數據選擇器（DataSelector）或稱多路調制器（Multiplexer）、多路開關。它在選擇控制信號（或稱地址碼）作用下，能從多個輸入信號中選擇一個信號送至輸出端輸出。常用的數據選擇器有4選1（74LS153芯片）、8選1（74LS151片）和16選1（74LS150芯片）等類別。圖7-23是4選1數據選擇器的示意圖。圖7-234選1數據選擇器示意圖電子技術及應用

第2版7.6

數據選擇器7.6.1

四選一數據選擇器電子技術及應用

第2版

如圖7-24a所示為74LS153雙四選一數據選擇器的邏輯電路圖。圖7-24b所示為74LS153雙四選一數據選擇器的引腳排列圖。（a）（b）圖7-2474LS153的引腳排列圖7.6

數據選擇器7.6.1

四選一數據選擇器電子技術及應用

第2版

則用4選1數據選擇器的實現了函數Y的接線圖如圖7-25所示。圖7-25例7-7功能實現接線圖7.6

數據選擇器7.6.1

四選一數據選擇器電子技術及應用

第2版7.6.2

八選一數據選擇器7.6

數據選擇器電子技術及應用

第2版（a）