3DDRAM行業(yè)3DDRAM時(shí)代或?qū)⒌絹韲a(chǎn)DRAM有望迎來變革契機(jī)

投資要

點(diǎn)PAGE

2誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明DRAM技術(shù)工藝逐漸步入瓶頸期，3D

DRAM應(yīng)運(yùn)而生隨著摩爾定律推進(jìn)速度放緩，DRAM技術(shù)工藝也逐漸步入瓶頸期。目前DRAM芯片工藝已到10nm級(jí)別，盡管10nm還不是DRAM的最后極限，但多年來隨著DRAM制程節(jié)點(diǎn)不斷縮小，工藝完整性、成本、電容器漏電和干擾等方面的挑戰(zhàn)愈發(fā)明顯，要在更小的空間內(nèi)實(shí)現(xiàn)穩(wěn)定的電荷存儲(chǔ)和讀寫操作變得日益困難。3D

NAND

Flash早已實(shí)現(xiàn)商業(yè)化應(yīng)用，3D

DRAM技術(shù)尚在研發(fā)中，但隨著AI浪潮，大容量、高性能存儲(chǔ)器需求將大幅增加，3D

DRAM有望成為存儲(chǔ)器市場的主流產(chǎn)品。存儲(chǔ)巨頭紛紛布局3D

DRAM技術(shù)，產(chǎn)業(yè)生態(tài)或迎變局2024年3月，三星在加州舉行的Memcon

2024會(huì)議上公布了其3D

DRAM開發(fā)路線圖，并計(jì)劃在2025年推出基于其垂直通道晶體管技術(shù)的早期版本的3D

DRAM。海力士在VLSI

2024會(huì)議上公布了其五層堆疊的3D

DRAM產(chǎn)品，生產(chǎn)良率已達(dá)56.1%。美光則在2019年就開始了3D

DRAM的研究工作。存儲(chǔ)巨頭紛紛布局3D

DRAM技術(shù)，產(chǎn)業(yè)生態(tài)或迎變局。3D

DRAM正處產(chǎn)業(yè)化前期，成長空間極大，給予3D

DRAM行業(yè)投資評(píng)級(jí)：推薦3D

DRAM完美契合AI應(yīng)用對(duì)高性能和大容量存儲(chǔ)器的需求增長，行業(yè)主要廠商正在逐漸加大對(duì)3D

DRAM技術(shù)的開發(fā)投入，并且通過專利保護(hù)的方式為未來的市場競爭和技術(shù)主導(dǎo)權(quán)做準(zhǔn)備。3D

DRAM正處產(chǎn)業(yè)化前期，成長空間極大，給予行業(yè)“推薦”評(píng)級(jí)，建議關(guān)注產(chǎn)業(yè)鏈相關(guān)標(biāo)的：中微公司、拓荊科技、中科飛測、精智達(dá)、華海清科等。重點(diǎn)關(guān)注公司及盈利預(yù)測PAGE

3誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明資料來源：Wind，華鑫證券研究（注：未評(píng)級(jí)公司盈利預(yù)測取自wind一致預(yù)期）公司代碼名稱2024-08-07股價(jià)EPSPE投資評(píng)級(jí)20232024E2025E20232024E2025E688012.SH中微公司152.552.883.234.0852.9747.2337.39買入688072.SH拓荊科技132.413.522.964.1065.6944.7832.29未評(píng)級(jí)688120.SH華海清科138.434.554.255.5741.2232.5324.85未評(píng)級(jí)688361.SH中科飛測54.570.440.630.94124.0286.6258.05買入688627.SH精智達(dá)43.561.241.802.4935.1324.2017.49增持風(fēng)險(xiǎn)提

示PAGE

4誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明宏觀經(jīng)濟(jì)增長不及預(yù)期的風(fēng)險(xiǎn)；海外科技管制進(jìn)一步加強(qiáng)的風(fēng)險(xiǎn)；本土科技創(chuàng)新突破不及預(yù)期的風(fēng)險(xiǎn)；下游需求恢復(fù)不及預(yù)期的風(fēng)險(xiǎn)；行業(yè)景氣度復(fù)蘇不及預(yù)期的風(fēng)險(xiǎn)；推薦標(biāo)的業(yè)績不及預(yù)期的風(fēng)險(xiǎn)。目

錄CONTENTSDRAM技術(shù)工藝逐漸步入瓶頸期，HBM助力DRAM趕上AI浪潮3D

DRAM應(yīng)運(yùn)而生，有望改變DRAM行業(yè)生態(tài)全球存儲(chǔ)巨頭紛紛布局3D

DRAM技術(shù)相關(guān)標(biāo)的PAGE

5誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明0

1

DRAM技術(shù)工藝逐漸步入瓶頸期，H

B

M

助

力

D

R

A

M

追

趕

A

I

浪

潮1.1

DRAM具備高速數(shù)據(jù)訪問和傳輸能力DRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的基本工作原理是在一個(gè)存儲(chǔ)單元中存儲(chǔ)一個(gè)比特（0或1）的信息，并通過刷新機(jī)制來保持這些信息的穩(wěn)定性。DRAM中的數(shù)據(jù)會(huì)在斷電后很快消失，因此屬于易失性存儲(chǔ)器，其具有高速、容量大和相對(duì)低成本的特點(diǎn)。DRAM的高速數(shù)據(jù)訪問和傳輸能力，使其能夠高效地滿足多線程處理、實(shí)時(shí)計(jì)算和大規(guī)模數(shù)據(jù)操作等需要快速數(shù)據(jù)訪問的場景，因此廣泛應(yīng)用于個(gè)人計(jì)算機(jī)、服務(wù)器、智能手機(jī)、平板電腦等電子設(shè)備中，主要用于存儲(chǔ)臨時(shí)數(shù)據(jù)，如操作系統(tǒng)、應(yīng)用程序和用戶數(shù)據(jù)。DRAM的基本存儲(chǔ)單元由一個(gè)晶體管（Transistor）和一個(gè)電容器（Capacitor）構(gòu)成，也被稱為1T1C。晶體管作為開關(guān)控制是否允許電荷的流入或流出，電容器則用來存儲(chǔ)電荷，當(dāng)電容器充滿電后表示1，未充電時(shí)則存儲(chǔ)0。資料來源：智研瞻，

Branch

Education，華鑫證券研究圖表：DRAM的發(fā)展歷程PAGE

7誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明圖表：DRAM的工作原理1.2

DRAM沿用2D方式縮小器件尺寸遇阻隨著摩爾定律推進(jìn)速度放緩，DRAM技術(shù)工藝也逐漸步入了瓶頸期。從技術(shù)角度上看，隨著晶體管尺寸越來越小，芯片上集成的晶體管就越多，這意味著一片芯片能實(shí)現(xiàn)更高的內(nèi)存容量。目前DRAM芯片工藝已經(jīng)突破到了10nm級(jí)別，雖然10nm還不是DRAM的最后極限，但多年來隨著DRAM制程節(jié)點(diǎn)不斷縮小，工藝完整性、成本、電容器漏電和干擾等方面的挑戰(zhàn)愈發(fā)明顯，要在更小的空間內(nèi)實(shí)現(xiàn)穩(wěn)定的電荷存儲(chǔ)和讀寫操作變得日益困難。圖表：DRAM單元大小趨勢與預(yù)測根據(jù)Tech

Insights分析，通過增高電容器減小面積以提高位密度（即進(jìn)一步減小單位存儲(chǔ)單元面積）的方法即將變得不可行。因?yàn)橛糜陔娙萜髦圃斓目涛g和沉積工藝無法處理極端（高）的深寬比。半導(dǎo)體行業(yè)預(yù)計(jì)能夠在單位存儲(chǔ)單元面積達(dá)到約10.4E-4μm2前（也就是大約2025年）維持2D

DRAM架構(gòu)。資料來源：Tech

Insights，泛林集團(tuán)，華鑫證券研究PAGE

8誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明1.2

DRAM沿用2D方式縮小器件尺寸遇阻隨著線寬進(jìn)入10nm范圍，電容器漏電和干擾等物理限制的問題明顯增加。物理極限（如量子隧穿效應(yīng)、漏電流增加、熱穩(wěn)定性下降等）、材料科學(xué)挑戰(zhàn)（如電介質(zhì)厚度減少導(dǎo)致的電容減小、泄漏電流增大等）以及制造工藝的精密控制要求，都使得DRAM在繼續(xù)沿用2D方式縮小器件尺寸（如所謂的4F2

縮放）時(shí)遭遇嚴(yán)重阻礙。為了補(bǔ)救這種情況，產(chǎn)業(yè)界引入了high-k材料和極紫外（EUV）光刻設(shè)備等新材料和新設(shè)備。圖表：DRAM存儲(chǔ)單元演進(jìn)路線隨著2D

DRAM縮放難度增大，研發(fā)投入、制造成本以及良率控制問題日PAGE

9誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明益突出。在技術(shù)節(jié)點(diǎn)不斷微縮的過程中，單位面積內(nèi)增加更多比特所需的投資呈非線性增長，而性能提升和成本節(jié)省卻可能不如預(yù)期。這種成本效益的失衡使得繼續(xù)沿用傳統(tǒng)路徑進(jìn)行DRAM縮放不再經(jīng)濟(jì)可行，成為產(chǎn)業(yè)中難以回避的財(cái)務(wù)難題，因此新的DRAM技術(shù)發(fā)展迫在眉睫。資料來源：

半導(dǎo)體行業(yè)觀察，華鑫證券研究1.3

HBM幫助DRAM從傳統(tǒng)的2D過渡到3D資料來源：

美光，華鑫證券研究隨著數(shù)據(jù)量爆炸性增長，尤其是AI人工智能、云計(jì)算、大數(shù)據(jù)分析等領(lǐng)域?qū)Ω咚?、大容量、低延遲內(nèi)存的需求持續(xù)攀升，市場對(duì)更高密度、更低功耗、更大帶寬的

DRAM

產(chǎn)品有著強(qiáng)烈需求。然而，現(xiàn)有

2D

DRAM

技術(shù)的發(fā)展速度已無法滿足這些需求的增長速度，形成了供需之間的矛盾，進(jìn)一步加劇了DRAM不再有效縮放問題的緊迫性。為了解決這個(gè)難題，業(yè)內(nèi)常見的有High

Bandwidth

Memory

(HBM)、Computational

In-Memory

(CIM)、Emerging

Memories（新型存儲(chǔ)器）、CXL等技術(shù)，它們旨在通過不同的方式（如堆疊封裝、計(jì)算與存儲(chǔ)一體化、采用新材料新機(jī)制等）來繞過傳統(tǒng)

2D

DRAM的縮放限制，提升存儲(chǔ)密度和性能，其中HBM這兩年已經(jīng)成為與高性能GPU搭配使用的最炙手可熱的存儲(chǔ)產(chǎn)品。圖表：HBM示意圖HBM徹底改變了高性能計(jì)算系統(tǒng)管理數(shù)據(jù)流的方式。與傳統(tǒng)內(nèi)存解決方案相比，它最顯著的特點(diǎn)之一是帶寬大幅增加。

HBM通過使用硅通孔（TSV）和微凸塊互連的堆疊DRAM芯片來實(shí)現(xiàn)這一目標(biāo)。

這種創(chuàng)新設(shè)計(jì)允許更短的數(shù)據(jù)路徑，從而提高了數(shù)據(jù)速度和電氣效率。HBM使DRAM從傳統(tǒng)的2D形態(tài)過渡到3D。但是，目前的HBM還不能算是真正的3D

DRAM技術(shù)，其主要在封裝層面利用3D先進(jìn)封裝技術(shù)將DRAM裸芯片堆疊在一起以提升數(shù)據(jù)吞吐量。PAGE

10誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明0

2 3D

DRAM應(yīng)運(yùn)而生，有望改變DRAM行業(yè)生態(tài)2.1

3D

DRAM成為下一代DRAM的關(guān)鍵發(fā)展方向資料來源：東京電子，全球半導(dǎo)體觀察，華鑫證券研究圖表：DRAM技術(shù)路線演繹PAGE

12誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明AI應(yīng)用浪潮之下，高性能存儲(chǔ)器需求持續(xù)攀升，以HBM為代表的DRAM炙手可熱。同時(shí)，為進(jìn)一步滿足市場需求，存儲(chǔ)廠商也在醞釀新一輪DRAM技術(shù)“革命”。HBM技術(shù)開啟了DRAM

3D化之路，讓DRAM從傳統(tǒng)2D走向了3D，不過當(dāng)前的HBM并不能被認(rèn)同為3D

DRAM技術(shù)。三星4F

Square

VCT

DRAM與3D

DRAM概念更為接近，但這不是3D

DRAM唯一的方向與目標(biāo)，存儲(chǔ)廠商對(duì)3D

DRAM有著更豐富設(shè)想。2.1

3D

DRAM成為下一代DRAM的關(guān)鍵發(fā)展方向資料來源：應(yīng)用材料，全球半導(dǎo)體觀察，華鑫證券研究圖表：傳統(tǒng)DRAM與3D

DRAM比較3D

DRAM（三維動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）是一種具有新穎存儲(chǔ)單元結(jié)構(gòu)的新型DRAM技術(shù)。與水平放置存儲(chǔ)單元的傳統(tǒng)DRAM不同，3D

DRAM垂直堆疊存儲(chǔ)單元大大增加了單位面積的存儲(chǔ)容量并提高了效率，成為下一代DRAM關(guān)鍵發(fā)展方向。PAGE

13誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明在存儲(chǔ)器市場，3DNAND

Flash已實(shí)現(xiàn)商業(yè)化應(yīng)用，

3D

DRAM技術(shù)尚在研發(fā)中，但隨著AI、大數(shù)據(jù)等應(yīng)用的蓬勃發(fā)展，大容量、高性能存儲(chǔ)器需求將大幅增加，

3D

DRAM有望成為存儲(chǔ)器市場的主流產(chǎn)品。2.2

3D

DRAM堆棧需要設(shè)計(jì)重構(gòu)資料來源：泛林集團(tuán)，華鑫證券研究圖表：2D

DRAM架構(gòu)垂直定向視圖（左）與翻轉(zhuǎn)再進(jìn)行結(jié)構(gòu)堆疊圖（右）為了推進(jìn)DRAM微縮，很自然地需要將2D

DRAM組件側(cè)放并堆疊起來。但這面臨幾個(gè)難題：1）水平方向需要橫向刻蝕，但由于凹槽尺寸差異很大，橫向刻蝕非常困難；2）在堆?？涛g和填充工藝中需要使用不同的材料，這給制造帶來了困難；3）連接不同3D組件時(shí)存在集成難題。泛林集團(tuán)認(rèn)為，為了讓這一方案更具競爭力，需要縮短電容器(Cap)的長度（電容器的長度不能和高度一樣）并進(jìn)行堆疊，以提升單位面積的存儲(chǔ)單元數(shù)量。PAGE

14誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明2.2

3D

DRAM堆棧需要設(shè)計(jì)重構(gòu)資料來源：泛林集團(tuán)，華鑫證券研究圖表：泛林集團(tuán)重新設(shè)計(jì)的DRAM架構(gòu)泛林集團(tuán)為成功實(shí)現(xiàn)DRAM的3D堆棧，重新設(shè)計(jì)了架構(gòu)，在減小硅區(qū)域的同時(shí)為電容器的工藝處理提供更多空間，從而縮小納米薄片的面積。首先，將位線移到了納米薄片的另一側(cè)，使電流通過晶體管柵極穿過整個(gè)納米薄片，這能夠從總體上增加電容器工藝處理的空間，并減小硅區(qū)域的面積。其次，引入柵極全包圍晶體管，以進(jìn)一步縮小硅有源區(qū)。此外，還將曾經(jīng)又窄又高的電容器變得又短又寬。之所以能夠做到這一點(diǎn)，是因?yàn)榘盐痪€移到架構(gòu)的中心，從而獲得了更多空間。--

引入柵極全包圍納米薄片晶體管--

引入更寬更短的電容PAGE

15誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明--

將位線移到納米薄片的另一側(cè)--

引入柵極叉片設(shè)計(jì)--

縮短有源區(qū)長度--

初始的旋轉(zhuǎn)DRAM

D1Z設(shè)計(jì)通過在位線接觸點(diǎn)兩側(cè)放置晶體管/電容器的方式增加每個(gè)位線接觸點(diǎn)的晶體管/電容器數(shù)量之后，就可以堆疊這種重新配置的納米薄片了。泛林集團(tuán)所模擬實(shí)現(xiàn)的堆疊3D

DRAM的第一次迭代有28層高，將比現(xiàn)在的D1z高兩個(gè)節(jié)點(diǎn)（單位存儲(chǔ)單元面積約13E-4μm2）。隨著層數(shù)越多，位數(shù)越多，密度也就越大。PAGE

16誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明2.2

3D

DRAM堆棧需要設(shè)計(jì)重構(gòu)資料來源：泛林集團(tuán)，華鑫證券研究圖表：通過增加每條位線上晶體管/電容器的數(shù)量優(yōu)化設(shè)計(jì) 圖表：28層高的3D

DRAM結(jié)構(gòu)2.2

3D

DRAM堆棧需要設(shè)計(jì)重構(gòu)3D

DRAM除了需要新架構(gòu)之外，還必須就金屬化和連接性做出改變。幾種新的方法可以促使電流通過中央的位線堆疊，包括連接各層的水平MIM（金屬－絕緣層－金屬）電容器陣列，以及將柵極包裹在硅晶體管周圍（柵極全包圍）。當(dāng)電流通過時(shí)，只有目標(biāo)位線（層）被激活。在被激活的層中，電流可以連接到正確的晶體管。28層3D納米薄片的關(guān)鍵組件包括：一疊柵極全包圍納米薄片硅晶體管、兩排晶體管之間的位線層、24個(gè)垂直字線位線、層和晶體管之間以及晶體管和電容器之間的互連水平、MIM電容器陣列。為了避免3D

NAND中使用的臺(tái)階式結(jié)構(gòu)的局限性，泛林建議引入穿過硅堆棧層且可以在特定層停止（每層一個(gè)通孔）的通孔陣列結(jié)構(gòu)，將接觸點(diǎn)置于存儲(chǔ)單元內(nèi)部。溝槽制作完成后，引入只存在于側(cè)墻的隔離層。高溝槽用于引入刻蝕介質(zhì)以去除硅，然后在空溝槽中引入導(dǎo)電金屬。圖表：位線接觸圖形化資料來源：泛林集團(tuán)，華鑫證券研究PAGE

17誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明2.3

3D

DRAM存儲(chǔ)密度將顯著高于2D

DRAM資料來源：NEO半導(dǎo)體，華鑫證券研究圖表：DRAM技術(shù)的未來發(fā)展NEO半導(dǎo)體表示，由于其3D

DRAM制造工藝與3D

NAND非常相似，3D

DRAM密度將隨著同時(shí)期3D

NAND層數(shù)量的增加而增加。3D

DRAM的實(shí)際密度也將取決于同時(shí)期3D

NAND工藝的進(jìn)步，因此可以基于現(xiàn)有3D

NAND技術(shù)路線圖的對(duì)3D

DRAM的存儲(chǔ)密度做出合理的估計(jì)。PAGE

18誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明0

3

全球存儲(chǔ)巨頭紛紛布局3

D D

R

A

M

技

術(shù)3.1

三星公布其3D

DRAM開發(fā)路線圖資料來源：三星電子，半導(dǎo)體行業(yè)觀察，華鑫證券研究三星在Memcon

2024會(huì)議上公布其3D

DRAM開發(fā)路線圖。早在2021年，三星電子正式對(duì)外宣布其3D

DRAM開發(fā)項(xiàng)目。2024年3月，三星電子在加利福尼亞州圣何塞舉行的全球芯片制造商峰會(huì)Memcon

2024上公布了其3D

DRAM開發(fā)路線圖。三星公司計(jì)劃在2025年推出基于其垂直通道晶體管技術(shù)的早期版本的3D

DRAM，該技術(shù)在構(gòu)成單元的晶體管中垂直設(shè)置一個(gè)通道，并用一個(gè)柵極包裹住它作為開關(guān)。三星還計(jì)劃在2030

年推出更新版本的堆疊式

DRAM，該DRAM可以堆疊包括電容器在內(nèi)的所有單元。三星已于今年早些時(shí)候在美國硅谷開設(shè)了一家新的3D

DRAM研發(fā)實(shí)驗(yàn)室。圖表：三星3D

DRAM開發(fā)路線圖三星展示了兩項(xiàng)新型3D

DRAM內(nèi)存技術(shù)：垂直通道晶體管（Vertical

Channel

Transistor）和堆疊DRAM（Stacked

DRAM）。相較于傳統(tǒng)晶體管結(jié)構(gòu)，垂直通道晶體管將溝道方向由水平改為垂直，這雖能顯著減小器件面積占用，但對(duì)刻蝕工藝的精度要求更高。相較于現(xiàn)有的2D

DRAM結(jié)構(gòu)，堆疊DRAM能充分利用Z軸空間，在較小區(qū)域內(nèi)容納更多存儲(chǔ)單元，使得單顆芯片容量提升至超過100G級(jí)別。三星3D

DRAM預(yù)計(jì)將通過wafer-to-wafer等混合鍵合技術(shù)來制造，同時(shí)三星也在考慮把BSPDN（背面供電網(wǎng)絡(luò)）技術(shù)應(yīng)用于3D

DRAM。PAGE

20誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3.2

海力士首次披露其3D

DRAM開發(fā)的具體數(shù)據(jù)和運(yùn)行特性資料來源：海力士，電子工程專輯，華鑫證券研究海力士五層堆疊3D

DRAM生產(chǎn)良率過半。海力士在半導(dǎo)體會(huì)議VLSI

2024上提交了一份關(guān)于3D

DRAM的研究論文，指出其五層堆疊的3D

DRAM生產(chǎn)良率達(dá)到了56.1%，實(shí)驗(yàn)中的3D

DRAM顯示出與目前使用的2D

DRAM相似的特性。這是海力士首次披露其3D

DRAM開發(fā)的具體數(shù)據(jù)和運(yùn)行特性。海力士還在研究將IGZO材料應(yīng)用于3D

DRAM，以解決帶寬和延遲方面的挑戰(zhàn)。IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料，大致分為非晶質(zhì)IGZO和晶化IGZO。其中，晶化IGZO是一種物理、化學(xué)穩(wěn)定的材料，在半導(dǎo)體工藝過程中可保持均勻的結(jié)構(gòu)，海力士研究的正是這種材料，其最大優(yōu)勢是其低待機(jī)功耗，這種特點(diǎn)適合要求長續(xù)航時(shí)間的DRAM芯晶體管，改善DRAM的刷新特性。圖表：海力士3D

DRAM器件的結(jié)構(gòu)設(shè)計(jì)海力士還在探索混合鍵合技術(shù)的應(yīng)用，以進(jìn)一步提升3D

DRAM的性能和集成度。

海力士表示，雖然3D

DRAM的潛力巨大，但在實(shí)現(xiàn)商業(yè)化之前，還需要一個(gè)實(shí)質(zhì)性的開發(fā)過程。他們指出，與二維

DRAM

的穩(wěn)定運(yùn)行不同，三維

DRAM

表現(xiàn)出不穩(wěn)定的性能特征，需要堆疊

32

到

192

層存儲(chǔ)單元才能實(shí)現(xiàn)普遍應(yīng)用。PAGE

21誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3.3

美光3D

DRAM專利數(shù)量遙遙領(lǐng)先資料來源：美光，盤古智庫，華鑫證券研究美光在2019年就開始了3D

DRAM的研究工作。截止2022年8月，美光已獲得了30多項(xiàng)3D

DRAM專利。相比之下，美光專利數(shù)量是三星和SK海力士這兩家韓國芯片制造商的兩三倍。美光表示，3D

DRAM正在被討論作為繼續(xù)擴(kuò)展DRAM的下一步。為了實(shí)現(xiàn)3D

DRAM，整個(gè)行業(yè)都在積極研究，從制造設(shè)備的開發(fā)、先進(jìn)的ALD、選擇性氣相沉積、選擇性蝕刻，再到架構(gòu)的討論。根據(jù)Yole表述，美光提交了與三星電子不同的3D

DRAM專利申請，美光的方法是在不放置Cell的情況下改變晶體管和電容器的形狀。圖表：美光DRAM技術(shù)路線圖PAGE

22誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3.4

NEO半導(dǎo)體推出3D

X-DRAM技術(shù)資料來源：NEO半導(dǎo)體，華鑫證券研究NEO半導(dǎo)體推出了一種名為3D

X-DRAM的技術(shù)，旨在克服DRAM的容量限制。3D

X-DRAM的單元陣列結(jié)構(gòu)類似于3DNANDFlash，采用了FBC（無電容器浮體單元）技術(shù)，它可以通過添加層掩模形成垂直結(jié)構(gòu)，從而實(shí)現(xiàn)高良率、低成本和顯著的密度提升。NEO

表示，

3D

X-DRAM

技術(shù)可以生產(chǎn)

230

層的

128Gbit

DRAM

芯片——是當(dāng)前

DRAM

密度的八倍。3DX-DRAM

也是解決由下一波

AI

應(yīng)用（例如

ChatGPT）驅(qū)動(dòng)的對(duì)高性能和大容量存儲(chǔ)器半導(dǎo)體的需求增長所必需的。圖表：3D

X-DRAM陣列結(jié)構(gòu)圖表：3D

X-DRAM基于浮體單元技術(shù)PAGE

23誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3.5

長江存儲(chǔ)布局具有XTACKING架構(gòu)的DRAM專利資料來源：國家知識(shí)產(chǎn)權(quán)局，華鑫證券研究圖表：具有XTACKING架構(gòu)的DRAM存儲(chǔ)器件專利長江存儲(chǔ)布局具有XTACKING架構(gòu)的DRAM專利。根據(jù)國家知識(shí)產(chǎn)權(quán)局網(wǎng)站查詢，長江存儲(chǔ)早在2020年就申請了關(guān)于具有XTACKING架構(gòu)的DRAM專利，XTACKING架構(gòu)為長江存儲(chǔ)生產(chǎn)其3D

NAND存儲(chǔ)器的特有架構(gòu)，采用了三維晶圓混合鍵合工藝。根據(jù)專利描述，具有XTACKING架構(gòu)的DRAM存儲(chǔ)器包括具有形成于其中的陣列晶體管的第一晶圓,和具有形成于其中的電容器結(jié)構(gòu)的第二晶圓，以及形成于第一晶圓和第二晶圓之間的包括多個(gè)鍵合結(jié)構(gòu)的鍵合界面。PAGE

24誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3.6

長鑫存儲(chǔ)展示3D

DRAM相關(guān)技術(shù)資料來源：2023

IEEE國際存儲(chǔ)會(huì)議，長鑫存儲(chǔ)，華鑫證券研究圖表：3D

DRAM結(jié)構(gòu)示意圖長鑫存儲(chǔ)在2023

IEEE國際存儲(chǔ)會(huì)議上展示3D可堆疊1T-1C

DRAM相關(guān)研究工作。長鑫的3D

DRAM技術(shù)基于具有垂直溝道晶體管的翻轉(zhuǎn)并堆疊的1T-1C單元，以實(shí)現(xiàn)緊湊的單元面積。研究人員估計(jì)61層的水平DRAM存儲(chǔ)單元堆疊能夠?qū)崿F(xiàn)與未來0a

DRAM技術(shù)（6F2）相匹配的比特密度。圖表：類似Xtacking架構(gòu)的3D

DRAM鳥瞰圖PAGE

25誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明圖表：3D

DRAM生產(chǎn)流程圖3.7

3D

DRAM技術(shù)相關(guān)專利快速增長資料來源：Tech

Insights，半導(dǎo)體行業(yè)觀察，華鑫證券研究PAGE

26誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明3D

DRAM的優(yōu)勢不僅在于容量大，其數(shù)據(jù)訪問速度也快。傳統(tǒng)的DRAM在讀取和寫入數(shù)據(jù)時(shí)需要經(jīng)過復(fù)雜的操作流程，而3D

DRAM可以直接通過垂直堆疊的存儲(chǔ)單元讀取和寫入數(shù)據(jù)，極大地提高了訪問速度。此外，3D

DRAM還具有低功耗、高可靠性等特點(diǎn)，使其在各種應(yīng)用場景中都具有顯著優(yōu)勢。目前，很多3D

DRAM概念已經(jīng)提出并申請了專利，一些主要DRAM廠商正在進(jìn)行晶圓級(jí)測試。行業(yè)主要廠商正在逐漸加大對(duì)3D

DRAM技術(shù)的開發(fā)投入，并且通過專利保護(hù)的方式為未來的市場競爭和技術(shù)主導(dǎo)權(quán)做準(zhǔn)備。這種策略反映出3D

DRAM技術(shù)的戰(zhàn)略重要性和潛在的巨大商業(yè)價(jià)值。圖表：3D

DRAM技術(shù)的專利族趨勢2009 2010 2011 20122013

2014

2015 2016 2017

2018

2019 202020212022

20233.8

3D

DRAM挑戰(zhàn)與機(jī)遇并存3D

DRAM技術(shù)擁有諸多優(yōu)勢且取得了顯著進(jìn)展，但當(dāng)前仍面臨著一些技術(shù)瓶頸和挑戰(zhàn)。2D

DRAM向3D

DRAM轉(zhuǎn)變過程中，可能將面臨從性能到散熱、再到封裝等工藝技術(shù)的各個(gè)方面挑戰(zhàn)。與此同時(shí)，這些復(fù)雜且精密的工藝步驟改進(jìn)需要相應(yīng)的設(shè)備支持和技術(shù)創(chuàng)新，也為半導(dǎo)體設(shè)備供應(yīng)商提供了技術(shù)服務(wù)和設(shè)備升級(jí)的市場空間。容錯(cuò)性和穩(wěn)定性：在多層3D

DRAM中，單個(gè)存儲(chǔ)單元的故障可能會(huì)影響整個(gè)堆疊。因此，需要關(guān)注容錯(cuò)性和穩(wěn)定性問題，

以確保數(shù)據(jù)可靠性。信號(hào)傳輸和互連：在多層3D

DRAM結(jié)構(gòu)中，數(shù)據(jù)需要在不同層之間進(jìn)行高速信號(hào)傳輸。信號(hào)傳輸延遲和干擾可能影響性能。需要更先進(jìn)的互連技術(shù)和高頻率信號(hào)處理來解決該問題。散熱和溫度管理：隨著3D

DRAM存儲(chǔ)器的層數(shù)增加，產(chǎn)生的熱量也隨之增加，過高的溫度可能導(dǎo)致性能下降和壽命縮短。有效地散熱和管理溫度成為一項(xiàng)關(guān)鍵挑戰(zhàn)。制造復(fù)雜性和成本：制造3D

DRAM涉及復(fù)雜制造工藝，包括垂直連接和多層堆疊，這增加了制造成本和技術(shù)復(fù)雜性。封裝技術(shù)：如何有效地封裝3D

DRAM存儲(chǔ)器以滿足市場需求是一個(gè)挑戰(zhàn)。封裝必須不僅提供物理保護(hù)，還要提供電氣連接和散熱支持。在AI、云計(jì)算、自動(dòng)駕駛等應(yīng)用場景的不斷發(fā)展下，3D

DRAM擁有廣闊成長空間。3D

DRAM技術(shù)在未來幾年將持續(xù)發(fā)展與創(chuàng)新，以滿足不斷增長的存儲(chǔ)需求和性能要求。堆棧層數(shù)的增加、存儲(chǔ)密度的提高、數(shù)據(jù)傳輸速度的增加、功耗的降低以及集成更多功能將是其發(fā)展的主要方向，這將為各領(lǐng)域帶來更高效、高性能的存儲(chǔ)解決方案。目前3D

DRAM處于產(chǎn)業(yè)化前期，市場格局尚不清晰，但3D

DRAM將是一個(gè)新的起點(diǎn)，也是存儲(chǔ)廠商搶占下一個(gè)戰(zhàn)略高地的新機(jī)會(huì)。PAGE

27誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明0

4

相 關(guān) 標(biāo) 的中微公司成立于2004年，主要從事半導(dǎo)體設(shè)備的研發(fā)、生產(chǎn)和銷售，于2019年上市。公司主要為集成電路、LED芯片、MEMS等半導(dǎo)體產(chǎn)品的制造企業(yè)提供刻蝕設(shè)備、MOCVD設(shè)備及其他設(shè)備。公司的等離子體刻蝕設(shè)備已應(yīng)用在國際一線客戶從65納米到14納米、7納米和5納米及其他先進(jìn)的集成電路加工制造生產(chǎn)線及先進(jìn)封裝生產(chǎn)線。公司MOCVD設(shè)備在行業(yè)領(lǐng)先客戶的生產(chǎn)線上大規(guī)模投入量產(chǎn)，公司已成為世界排名前列的氮化鎵基LED設(shè)備制造商。4.1

中微公司：半導(dǎo)體設(shè)備領(lǐng)軍者，持續(xù)布局高端產(chǎn)品圖表：2019-2023年中微公司營業(yè)收入及歸母凈利潤刻蝕設(shè)備電容性等離子體刻蝕設(shè)備集成電路制造中氧化硅、氮化硅及低介電系數(shù)膜層等電介質(zhì)材料的刻蝕電感性等離子體刻蝕設(shè)備、硅刻蝕設(shè)備集成電路制造中單晶硅、多晶硅以及多種介質(zhì)等材料的刻蝕CMOS圖像傳感器、MEMS芯片、2.5D芯片、3D芯片等通孔及溝槽的刻蝕MOCVD設(shè)備MOCVD設(shè)備藍(lán)綠光及紫外LED外延片和功率器件的生產(chǎn)薄膜沉積設(shè)備LPCVD設(shè)備先進(jìn)邏輯器件、DRAM和3D

NAND中接觸式以及金屬鎢線的填充ALD設(shè)備存儲(chǔ)器件關(guān)鍵應(yīng)用填充圖表：中微公司產(chǎn)品矩陣資料來源：Wind，公司公告，華鑫證券研究01020304050010203040506070201920202021 20222023營業(yè)收入(億元)同比(

)18016014012010080604020060 2018161412108642020192022 20232020 2021歸母凈利潤(億元)同比(

)PAGE

29誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明4.2

拓荊科技：CVD設(shè)備龍頭，混合鍵合設(shè)備打開第二增長極圖表：2019-2023年拓荊科技營業(yè)收入及歸母凈利潤PECVD設(shè)備公司是國內(nèi)唯一一家產(chǎn)業(yè)化應(yīng)用的集成電路PECVD設(shè)備廠商，已配適180-14nm邏輯芯片、19/17nmDRAM及64/128層FLASH制造工藝需求，產(chǎn)品能夠兼容SiO2、SiN、SiON、BPSG、PSG、TEOS、LokI、LokII、ACHM、ADCI等多種反應(yīng)材料。ALD設(shè)備拓荊科技是國內(nèi)領(lǐng)先的集成電路ALD設(shè)備廠商。公司的等離子體增強(qiáng)原子層沉積設(shè)備（PE-ALD），在公司PECVD設(shè)備核心技術(shù)的基礎(chǔ)上，根據(jù)ALD反應(yīng)原理，結(jié)合理論分析及仿真計(jì)算，對(duì)反應(yīng)腔內(nèi)的氣路、關(guān)鍵件、噴淋頭等進(jìn)行創(chuàng)新設(shè)計(jì)公司的ALD設(shè)備可以沉積SiO2和SiN材料薄膜，目前已適配55-14nm邏輯芯片制造工藝需求。SACVD設(shè)備拓荊科技是國內(nèi)唯一一家產(chǎn)業(yè)化應(yīng)用的集成電路SACVD設(shè)備廠商。公司的SACVD設(shè)備可以沉積BPSG、SAF材料薄膜，適配12英寸40/28nm以及8英寸90nm以上的邏輯芯片制造工藝需求。拓荊科技成立于2010年，是國內(nèi)半導(dǎo)體設(shè)備行業(yè)重要的領(lǐng)軍企業(yè)之一，公司三次（2016年、2017年、2019年）獲得中國半導(dǎo)體行業(yè)協(xié)會(huì)頒發(fā)的“中國半導(dǎo)體設(shè)備五強(qiáng)企業(yè)”稱號(hào)。主要產(chǎn)品包括等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）設(shè)備、原子層沉積（ALD）設(shè)備和次常壓化學(xué)氣相沉積（SACVD）設(shè)備三個(gè)產(chǎn)品系列，已廣泛應(yīng)用于國內(nèi)晶圓廠14nm及以上制程集成電路制造產(chǎn)線，并已展開10nm及以下制程產(chǎn)品驗(yàn)證測試。公司的產(chǎn)品已適配國內(nèi)最先進(jìn)的28/14nm邏輯芯片、19/17nm

DRAM芯片和64/128層3DNANDFLASH晶圓制造產(chǎn)線。圖表：拓荊科技產(chǎn)品矩陣0501001502002503000510152025302019202220232020 2021營業(yè)收入(億元)同比(

)0100200300400500600700800-10123456720192020202120222023歸母凈利潤(億元) 同比(

)資料來源：Wind，公司公告，華鑫證券研究PAGE

30誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明4.3

中科飛測：專注高端半導(dǎo)體質(zhì)量控制，創(chuàng)新領(lǐng)航行業(yè)發(fā)展中科飛測成立于2014年，是國內(nèi)領(lǐng)先的高端半導(dǎo)體質(zhì)量控制設(shè)備公司。自成立以來始終專注于檢測和量測兩大類集成電路專用設(shè)備的研發(fā)、生產(chǎn)和銷售，產(chǎn)品主要包括無圖形晶圓缺陷檢測設(shè)備系列、圖形晶圓缺陷檢測設(shè)備系列、三維形貌量測設(shè)備系列、薄膜膜厚量測設(shè)備系列等產(chǎn)品，已應(yīng)用于國內(nèi)28nm及以上制程的集成電路制造產(chǎn)線。公司的三維形貌量測設(shè)備和無圖形晶圓缺陷檢測設(shè)備分別在

2020

年和

2021年獲得中國集成電路創(chuàng)新聯(lián)盟頒發(fā)的“IC

創(chuàng)新獎(jiǎng)”技術(shù)創(chuàng)新獎(jiǎng)。圖表：2019-2023年中科飛測營業(yè)收入及歸母凈利潤圖表：中科飛測產(chǎn)品矩陣資料來源：Wind，公司公告，華鑫證券研究檢測設(shè)備無圖形晶圓缺陷檢測設(shè)備系列主要應(yīng)用于硅片的出廠品質(zhì)管控、晶圓的入廠質(zhì)量控制、半導(dǎo)體制程工藝和設(shè)備的污染監(jiān)控。該系列的設(shè)備能夠?qū)崿F(xiàn)無圖形晶圓表面的缺陷計(jì)數(shù)，識(shí)別缺陷的類型和空間分布圖形晶圓缺陷檢測設(shè)備系列主要應(yīng)用于晶圓表面亞微米量級(jí)的二維、三維圖形缺陷檢測，能夠?qū)崿F(xiàn)在圖形電路上的全類型缺陷檢測。擁有多模式明/暗照明系統(tǒng)、多種放大倍率鏡頭，適應(yīng)不同檢測精度需求，能夠?qū)崿F(xiàn)高速自動(dòng)對(duì)焦，可適用于面型變化較大翹曲晶圓量測設(shè)備三維形貌量測設(shè)備系列主要應(yīng)用于晶圓上的納米級(jí)三維形貌測量、雙/多層薄膜厚度測量、關(guān)鍵尺寸和偏移量測量，配合圖形晶圓智能化特征識(shí)別和流程控制、晶圓傳片和數(shù)據(jù)通訊等自動(dòng)化平臺(tái)薄膜膜厚量測設(shè)備系列主要應(yīng)用于晶圓上納米級(jí)的單/多層膜的膜厚測量，采用橢圓偏振技術(shù)和光譜反射技術(shù)實(shí)現(xiàn)高精度薄膜膜厚、n-k

值的快速測量3D

曲面玻璃量測設(shè)備系列主要應(yīng)用于

3D

曲面玻璃等構(gòu)件的輪廓弧高、厚度、尺寸測量，采用光譜共焦技術(shù)，實(shí)現(xiàn)高精度、高速度的非接觸式測量。搭載可配置的全自動(dòng)測量軟件工具和完整的測試及結(jié)果分析界面050100150109876543210201920232020 2021 2022營業(yè)收入(億元)同比(

)-2000200400350212003001.5100025018002000.5600-1.5-1-0.502019 2020 2021 2022 2023歸母凈利潤(億元)同比(

)PAGE

31誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責(zé)聲明4.4

精智達(dá)：引領(lǐng)新型顯示檢測設(shè)備，致力國產(chǎn)化替代精智達(dá)成立于2011

年，是檢測設(shè)備與系統(tǒng)解決方案提供商，主要從事新型顯示器件檢測設(shè)備的研發(fā)、生產(chǎn)和銷售業(yè)務(wù)，產(chǎn)品廣泛應(yīng)用于以AMOLED

為代表的新型顯示器件制造中光學(xué)特性、顯示缺陷、電學(xué)特性等功能檢測及校準(zhǔn)修復(fù)，并逐步向半導(dǎo)體存儲(chǔ)器件測試設(shè)備領(lǐng)域延伸發(fā)展。作為國家級(jí)專精特新“小巨人”及高新技術(shù)企業(yè)，公司始終堅(jiān)持研發(fā)導(dǎo)向、客戶導(dǎo)向，致力于檢測設(shè)備的自主可控和國產(chǎn)化替代。圖表：2019-2023年精智達(dá)營業(yè)收入及歸母凈利潤圖表：精智達(dá)產(chǎn)品矩陣資料來源：Wind，公司公告，華鑫證券研究新型顯示器件檢測設(shè)備公司的新型顯示器件檢測設(shè)備主要用AMOLED、TFT-LCD

等新型顯示器件的

Cell

與

Module

制程的光學(xué)特性、顯示缺陷、電學(xué)特性等各種功能檢測及校準(zhǔn)修復(fù)，用于產(chǎn)品缺陷檢測、產(chǎn)品等級(jí)判定與分類，對(duì)部分產(chǎn)品缺陷進(jìn)行校準(zhǔn)、修復(fù)及復(fù)判，從而提升產(chǎn)品良率、降低生產(chǎn)損耗，并為相關(guān)工序的工藝提升提供數(shù)據(jù)支撐光學(xué)檢測及校正修復(fù)系統(tǒng)老化系統(tǒng)觸控檢測系統(tǒng)信號(hào)發(fā)生器半導(dǎo)體存儲(chǔ)器件測試設(shè)備公司的半導(dǎo)體存儲(chǔ)器件測試設(shè)備主要用于在DRAM等半導(dǎo)體存儲(chǔ)器件的晶圓制造環(huán)節(jié)對(duì)晶圓裸片進(jìn)行電參數(shù)性能和功能測試，或在封裝測試環(huán)節(jié)對(duì)芯片