PCB布線技巧及抗干擾技術研究2

PCB布線技巧及抗干擾技術研究第1章PCB布局、布線技巧§1.1PCB布局原則在PCB設計中，布局是一個重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，合理的布局是PCB設計成功的第一步。布局方式分兩種，一種是交互式布局，另一種是自動布局，一般是在自動布局的基礎上用交互式布局進行調(diào)整，在布局時還可根據(jù)走線的情況對門電路進行再分配，將兩個門電路進行交換，使其成為便于布線的最佳布局。在布局完成后，還可對設計文件及有關信息進行返回標注于原理圖，使得PCB板中的有關信息與原理圖相一致，以便在今后的建檔、更改設計能同步起來,同時對模擬的有關信息進行更新，使得能對電路的電氣性能及功能進行板級驗證。PCB的布局應綜合多方面原則，歸納如下：第一，信號流向原則。⑴元件的布局應便于信號流通，使信號盡可能保持一致的方向。多數(shù)情況下，信號的流向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。⑵通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件為中心，圍繞它進行布局。第二，最近相鄰原則。布局的最重要的原則之一是保證布線的布通率，移動器件時要注意飛線的連接，把有網(wǎng)絡關系的器件放在一起，而且能大致達成互連最短，要注意如果兩個器件有多個網(wǎng)線的連接時要通過旋轉(zhuǎn)來使網(wǎng)線的交叉最少。第三，均布原則。在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊。放置器件時要考慮以后的焊接，不要太密集，元件分布要盡可能均勻，例如大的器件再流焊時熱容量比較大，過于集中容易使局部溫度低而造成虛焊。元件在整個板面上應分布均勻、疏密一致。第四，抗干擾原則。提到抗干擾，這涉及的知識點就比較豐富了，如數(shù)字器件和模擬器件要分開，盡量遠離；盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾，易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離；去耦電容盡量靠近器件的VCC，貼片器件的退耦電容最好在布在板子另一面的器件中心（肚子）位置等，這一原則涉及到的很多方面都是依靠經(jīng)驗來進行的，后面我們將詳細介紹。⑴對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印制導線交叉。⑵盡量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。⑶對于會產(chǎn)生磁場的元件，如變壓器、揚聲器、電感等，布局時應注意減少磁力線對印制導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。⑷對干擾源進行屏蔽，屏蔽罩應有良好的接地。⑸在高頻工作的電路，要考慮元件之間的分布參數(shù)的影響。第五，熱效應原則。⑴對于發(fā)熱元件，應優(yōu)先安排在利于散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。發(fā)熱元器件一般放置在邊角，機箱內(nèi)通風位置。⑵一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。這些器件一般都要用散熱片，所以要考慮留出合適的空間安裝散熱片，此外發(fā)熱器件的發(fā)熱部位與印制電路板的距離一般不小于2mm。在一些必要場合甚至要安裝風扇來主動散熱。⑶對溫度敏感的元器件要遠離發(fā)熱元器件。熱敏元件應緊貼被測元件并遠離高溫區(qū)域，以免受到其它發(fā)熱功當量元件影響，引起誤動作。⑷雙面放置元件時，底層一般不放置發(fā)熱元件。第六，易維修原則。大型器件的四周要留出一定的維修空間（留出SMD返修設備加熱頭能夠進行操作的尺寸），需要經(jīng)常更換的元件應置于便于更換的位置，如保險管等。第七，易調(diào)節(jié)原則。對于電位器、可調(diào)電感線圈、可變電容器、微動開關等可調(diào)元件的布局應考慮整機的結(jié)構(gòu)要求，若是機內(nèi)調(diào)節(jié)，應放在印制板上方便于調(diào)節(jié)的地方；若是機外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應。第八，抵抗受力原則。固定孔一般放在接線端子、插拔器件、長串端子等經(jīng)常受力作用的器件中央，并留出相應的空間；重量超過15g的元器件、應當用支架加以固定，然后焊接。第九，易組裝原則。按照這個原則，衍生出來的要求就有很多，例如：⑴在大面積PCB設計中（大約超過500cm2以上），為防止過錫爐時PCB板彎曲,應在PCB板中間留一條5至10MM寬的空隙不放元器件（可走線），以用來在過錫爐時加上防止PCB板彎曲的壓條；⑵上錫位不能有絲印油，否則容易造成虛焊或焊不上；⑶布局時，DIP封裝的IC擺放的方向必須與過錫爐的方向成垂直，不可平行，如果布局上有困難，可允許水平放置IC（SMD封裝的IC擺放方向與DIP相反）；⑷片式元件長軸應垂直于再流焊爐傳送帶的方向，即垂直于PCB板的長邊（因為一般PCB板的長邊平行于再流焊爐傳送帶的方向；⑸對于使用波峰焊工藝的元件組裝，為了避免陰影效果，同尺寸元件的端頭在平行于焊波方向排成一條直線，不同尺寸的大小元件應交錯放置；小尺寸的元件排在大尺寸元件前（無互相遮擋原則）；⑹元器件的特征方向一般要求一致，例如電解電容的極性，二極管的正極，三極管的單引腳端，集成電路的第一個引腳等；⑺波峰焊接面上元器件封裝必須能承受260度以上溫度并是全密封型的；⑻采用A面再流焊，B面波焊混裝時，應把大的貼裝和插裝元器件布放在A面（再流焊），適合于波峰焊的矩形、圓柱形片式元件、SOT和較小的SOP（引腳數(shù)小于28，引腳間距1MM以上）布放在B面（波峰焊接面）。波峰焊接面上不能安放四邊有引腳的器件，如，QEP、PLCC等；⑼留出印制扳定位孔及固定支架所占用的位置；⑽外接的設備是否利于介入，如插件板插入設備是否方便等。在通常條件下,所有的元件均應布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。

第十，安全原則。例如帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的地方，某些元器件或?qū)Ь€之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路造成火災。第十一，其它原則。其它原則一般都是根據(jù)實際的需求和經(jīng)驗進行的，例如位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm；跳線不要放在IC下面或馬達、電位器以及其它大體積金屬外殼的元件下；螺絲孔半徑5.0MM內(nèi)不能有銅箔（除要求接地外）及元件；貴重的元器件不要放在PCB的角、邊緣，或靠近接插件、安裝孔、槽、拼板的切割、豁口和拐角等處，以上這些位置是印制板的高應力區(qū)，容易造成焊點和元器件的開裂或裂紋等。元件布局還要考慮整體的美觀性等，一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認為該產(chǎn)品是成功的。遵照以上原則，最后要對布局進行檢查，主要考慮以下幾個方面：⑴印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無定位標記？⑵元件在二維、三維空間上有無沖突？⑶元件布局是否疏密有序，排列整齊？是否全部布完？⑷需經(jīng)常更換的元件能否方便的更換？插件板插入設備是否方便？⑸熱敏元件與發(fā)熱元件之間是否有適當?shù)木嚯x？⑹調(diào)整可調(diào)元件是否方便？⑺在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？⑻信號流程是否順暢且互連最短？⑼插頭、插座等與機械設計是否矛盾？§1.2PCB布線原則PCB設計中，布線是完成產(chǎn)品設計的重要步驟，可以說前面的準備工作都是為它而做的，在整個PCB中，以布線的設計過程限定最高，技巧最細、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動布線及交互式布線，在自動布線之前，可以用交互式預先對要求比較嚴格的線進行布線，輸入端與輸出端的邊線應避免相鄰平行，以免產(chǎn)生反射干擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。

自動布線的布通率，依賴于良好的布局，布線規(guī)則可以預先設定，包括走線的彎曲次數(shù)、導通孔的數(shù)目、步進的數(shù)目等。一般先進行探索式布經(jīng)線，快速地把短線連通，然后進行迷宮式布線，先把要布的連線進行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。并試著重新再布線，以改進總體效果。

對目前高密度的PCB設計已感覺到貫通孔不太適應了，它浪費了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術，它不僅完成了導通孔的作用，還省出許多布線通道使布線過程完成得更加方便，更加流暢，更為完善，PCB板的設計過程是一個復雜而又簡單的過程，要想很好地掌握它，還需廣大電子工程設計人員去自已體會，才能得到其中的真諦。PCB布線是個牽涉面大的問題，拋開其它因素，僅就PCB設計環(huán)節(jié)來說，我有以下幾點體會，供大家參考：

第一，布線走向要合理。如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等...，它們的走向應該是呈線形的(或分離)，不得相互交融。其目的是防止相互干擾。最好的走向是按直線，但一般不易實現(xiàn)，最不利的走向是環(huán)形。對于是直流，小信號，低電壓PCB設計的要求可以低些。所以“合理”是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻，能不擠的不要擠在一齊。第二，選擇好接地點。小小的接地點不知有多少工程技術人員對它做過多少論述，足見其重要性。一般情況下要求共點地，如：前向放大器的多條地線應匯合后再與干線地相連等等...。現(xiàn)實中，因受各種限制很難完全辦到，但應盡力遵循。這個問題在實際中是相當靈活的。每個人都有自己的一套解決方案。如能針對具體的電路板來解釋就容易理解。第三，合理布置電源濾波/退耦電容。一般在原理圖中僅畫出若干電源濾波/退耦電容，但未指出它們各自應接于何處。其實這些電容是為開關器件(門電路)或其它需要濾波/退耦的件而設置的，布置這些電容就應盡量靠近這些元部件，離得太遠就沒有作用了。有趣的是，當電源濾波/退耦電容布置的合理時，接地點的問題就顯得不那么明顯。在貼片器件的退耦電容最好在布在板子另一面的器件肚子位置，電源和地要先過電容，再進芯片。第四，線條講究得當。有條件做寬的線決不做細；高壓及高頻線應園滑，不得有尖銳的倒角，拐彎也不得采用直角。地線應盡量寬，最好使用大面積敷銅，這對接地點問題有相當大的改善。有些問題雖然發(fā)生在后期制作中，但卻是PCB設計中帶來的，它們是：

過線孔太多，沉銅工藝稍有不慎就會埋下隱患。所以，設計中應盡量減少過線孔。同向并行的線條密度太大，焊接時很容易連成一片。所以，線密度應視焊接工藝的水平來確定。焊點的距離太小，不利于人工焊接，只能以降低工效來解決焊接質(zhì)量。否則將留下隱患。所以，焊點的最小距離的確定應綜合考慮焊接人員的素質(zhì)和工效。焊盤或過線孔尺寸太小，或焊盤尺寸與鉆孔尺寸配合不當。前者對人工鉆孔不利，后者對數(shù)控鉆孔不利。容易將焊盤鉆成“c”形，重則鉆掉焊盤。導線太細，而大面積的未布線區(qū)又沒有設置敷銅，容易造成腐蝕不均勻。即當未布線區(qū)腐蝕完后，細導線很有可能腐蝕過頭，或似斷非斷，或完全斷。所以，設置敷銅的作用不僅僅是增大地線面積和抗干擾。以上諸多因素都會對電路板的質(zhì)量和將來產(chǎn)品的可靠性大打折扣?？傊琍CB走線主要集中在以下幾點：1電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時甚至影響到產(chǎn)品的成功率。所以對電、地線的布線要認真對待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對每個從事電子產(chǎn)品設計的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對降低式抑制噪音作以表述：

眾所周知的是在電源、地線之間加上去耦電容。

盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經(jīng)細寬度可達0.05～0.07mm,電源線為1.2～2.5mm對數(shù)字電路的PCB可用寬的地導線組成一個回路,即構(gòu)成一個地網(wǎng)來使用(模擬電路的地不能這樣使用)

用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。2數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整個PCB對外界只有一個結(jié)點，所以必須在PCB內(nèi)部進行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統(tǒng)設計來決定。3信號線布在電（地）層上

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。4大面積導體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heatshield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產(chǎn)生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。5布線中網(wǎng)絡系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進太小，圖場的數(shù)據(jù)量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產(chǎn)品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網(wǎng)格系統(tǒng)來支持布線的進行。標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎一般就定為0.1英寸(2.54mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。6設計規(guī)則檢查（DRC）

布線設計完成后，需認真檢查布線設計是否符合設計者所制定的規(guī)則，同時也需確認所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個方面：

線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。

電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。

對于關鍵的信號線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。

模擬電路和數(shù)字電路部分，是否有各自獨立的地線。

后加在PCB中的圖形（如圖標、注標）是否會造成信號短路。

對一些不理想的線形進行修改。

在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標志是否壓在器件焊盤上，以免影響電裝質(zhì)量。

多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

王勇軍2010-7-10第2章電子系統(tǒng)抗干擾技術研究 PAGE13第2章電子系統(tǒng)抗干擾技術研究電子系統(tǒng)本身和載體周圍都會存在復雜的電磁干擾，如系統(tǒng)電路產(chǎn)生的干擾、輸配電線路、移動通信設備、各種機電設備向外輻射的電磁波等，它們都會擾亂系統(tǒng)工作所需的正常信號。另外，天電干擾，比如宇宙射線、雷電的影響也要予以考慮。如何采取有效的措施消除、抑制除這些干擾信號，成為處理弱信號，確保電子系統(tǒng)精度和穩(wěn)定性的首要任務。要想有效地抑制干擾，首先必須弄清干擾信號產(chǎn)生的原因，找到干擾源，弄清干擾信號的耦合方式和通道，以及被干擾的電路。進而采取有針對性的抗干擾策略去抑制甚至消除干擾信號，使電子系統(tǒng)穩(wěn)定可靠的工作。§2.1系統(tǒng)干擾來源電子系統(tǒng)干擾形成的原因有內(nèi)部原因和外部原因，其所受到的干擾主要有以下幾個來源:⑴元器件造成的干擾:電路系統(tǒng)中使用大量的電阻、電容和集成電路，這些元器件質(zhì)量的好壞，會直接影響到系統(tǒng)的工作可靠性。同時設備和元器件在工作時產(chǎn)生的熱量所引起的溫度波動以及環(huán)境溫度的變化引起測量部分電路的元器件參數(shù)發(fā)生變化,從而影響系統(tǒng)的正常工作。⑵電路板的干擾:印制電路板是電子元器件安裝和連接的地方，電路板的元器件布局和走線的不合理，以及焊接的質(zhì)量等都屬于常見的干擾因素。⑶接口電路的干擾:單片機的數(shù)據(jù)傳輸需要經(jīng)過接口電路，并且通過一定距離的導線.這會使有用信號產(chǎn)生延時、畸變、衰減，造成干擾。同時，如果該系統(tǒng)應用的現(xiàn)場環(huán)境比較惡劣，那么在信號傳輸?shù)倪^程中就很容易受到干擾，導致有用信號變形。⑷供電系統(tǒng)的干擾:由于電子系統(tǒng)內(nèi)部有模擬部分和數(shù)字部分共用電源，數(shù)字部分噪聲較大，會給模擬部分帶來干擾。同時外部供電系統(tǒng)不可能只給此功能電路供電，而供電線路上可能有大量的其它用電設備，會使系統(tǒng)出現(xiàn)欠壓、過壓、尖峰電壓、浪涌射頻等干擾，這些干擾源都會造成對電子系統(tǒng)供電的不穩(wěn)定，影響系統(tǒng)的正常工作。⑸外部電磁干擾:電和磁可以通過電路和磁路對系統(tǒng)產(chǎn)生干擾作用,電場和磁場的變化在系統(tǒng)的有關電路或?qū)Ь€中感應出干擾電壓,從而影響系統(tǒng)的正常工作。同時電磁波、射線會使氣體、電離,使金屬逸出電子,從而影響系統(tǒng)的正常工作。⑹機械干擾：機械振動和沖擊,使電子系統(tǒng)中的電氣元件發(fā)生振動、變化等,從而影響系統(tǒng)的正常工作?？傊娮酉到y(tǒng)在實際應用中會受到各種各樣的干擾，它們會通過電源回路或電路中的公共阻抗進入系統(tǒng)，甚至還有些干擾通過電場和磁場耦合進入系統(tǒng)。所以設計時要從消除干擾源，破壞干擾途徑和削弱應用系統(tǒng)對干擾的敏感性三方面入手，在硬件，軟件和羅盤制作工藝三方面采取措施，使系統(tǒng)工作在最佳狀態(tài)。硬件抗干擾有效率高的優(yōu)點，但要增加系統(tǒng)的投資和設備的體積，軟件抗干擾有靈活且成本低的優(yōu)點，但要降低系統(tǒng)的工作效率，而設計工藝則對外形設計和材料有更高的要求。因此，一個成功的抗干擾系統(tǒng)是硬件、軟件和制作工藝相配合構(gòu)成的。如果硬件措施得當，可將絕大多數(shù)干擾拒之門外，但仍然有少數(shù)干擾竄入系統(tǒng)中，引起不良后果。故軟件抗干擾措施作為第二道防線是必不可少的。由于軟件抗干擾措施是以CPU的開銷為代價的，如果沒有硬件抗干擾措施消除絕大多數(shù)干擾，CPU將疲于奔命，額外開銷增大，嚴重影響到系統(tǒng)的工作效率和實時性。而制作工藝上選擇合適的材料和屏蔽外殼，就可大大減少電場和磁場耦合進入系統(tǒng)的干擾，使軟硬件處理更加輕松?！?.2硬件抗干擾處理§2.2.1電路的抗干擾處理對于干擾的處理，在電路設計時就要把各種干擾考慮在其中，從而有效阻斷其的傳輸，這些有針對性的抗干擾設計如下：⑴供電系統(tǒng)的抗干擾設計。供電系統(tǒng)所帶來的電源干擾，危害十分嚴重。當供電系統(tǒng)的電壓幅度變化超過±30%時，單片機系統(tǒng)就不能正常工作了，甚至會燒毀器件。由于系統(tǒng)的電源是從外部引入的，外部的各種電磁干擾都可以通過電源線耦合到系統(tǒng)中來，所以必須要對電源進行抗干擾處理。在電源引入端加容量比較大的濾波電容，濾除電源線上的噪聲，然后進入穩(wěn)壓芯片轉(zhuǎn)換成系統(tǒng)的+5V工作電壓。另外，這個5V工作電壓也需要經(jīng)過電容濾波輸出。倘若將電子系統(tǒng)用于車載導航系統(tǒng)，那么系統(tǒng)電源多由汽車蓄電池提供。汽車蓄電池出來的電源并不穩(wěn)定，在供給電子系統(tǒng)之前必須經(jīng)過隔離變壓、低通濾波等環(huán)節(jié)，以抑制高頻干擾，濾去電源中的高次諧波，從而可以大大提高系統(tǒng)的穩(wěn)定性。⑵過程通道中的抗干擾設計。由傳感器感測信號到AD采集，整個過程要經(jīng)過比較長的傳輸鏈路，這僅需要對信號進行濾波調(diào)理，一方面消除高頻干擾，另一方面可以使阻抗相匹配，具體電路在前面章節(jié)已有描述，這里不再贅述。另外，在單片機控制系統(tǒng)中，過程通道是指信息的傳輸通道，包括單片機的前向和后向通道以及單片機和外設之間的信息傳輸路徑。信息作為脈沖信號在線路上傳輸，由于傳輸線上分布電容、分布電感和漏電阻的影響，信號難免會受到干擾。為了確保信號在傳輸過程中的可靠性，設計中的信號傳輸可采用隔離屏蔽技術，數(shù)據(jù)傳輸可借助雙絞線傳輸。⑶集成電路的抗干擾設計。羅盤系統(tǒng)中的微控制器是數(shù)字集成電路，運放和傳感器是模擬集成電路，AD7714是混合集成電路。在數(shù)字集成電路內(nèi)部，當電路從一個狀態(tài)轉(zhuǎn)換成另一個狀態(tài)時，必然在電源線上產(chǎn)生一個很大的尖峰電流，在傳輸線和電源內(nèi)阻上產(chǎn)生較大的壓降，形成嚴重的干擾。這種電源線上的噪聲電壓有可能會擾亂數(shù)字電路的邏輯電平，使數(shù)字電路產(chǎn)生誤動作。而模擬器件對這種瞬變噪聲電壓更加敏感，有可能使信號噪出現(xiàn)脈沖干擾，AD轉(zhuǎn)換結(jié)果大大偏離真實信號對應的數(shù)值。為了抑制這種干擾，在電路中適當配置退耦電容。退耦電容一方面提供和吸收該集成電路開門關門瞬間的充放電能量，另一方面旁路掉該器件的高頻噪聲。因此，給各個集成電路配置去耦電容是電路設計的一項常規(guī)做法。去耦電路的選用并不嚴格，可按選用，其中為電路頻率，即10MHz取0.1uF,100MHz取0.0luF。對于微控制器系統(tǒng)，一般取0.01-0.1uF?！?.2.2印制電路板的抗干擾設計為了保證電路工作時盡可能少的產(chǎn)生噪聲，在設計PCB時，要注意板層、元件布局、電源和地的走線、信號走線等問題。⑴元件的布局。元件的布局是PCB設計比較關鍵的一步，元件布局的好壞關系元件的裝配、散熱、EMC、布線效率以及整個板子的性能。在器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些，特別是晶振下方不要走信號線。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。元件布局疏密要合理，如果元件太過于集中，會導致器件過密，線距變小，信號線之間串擾，同時也會帶來散熱不好，甚至是器件之間不好裝配；如果是元件布局過于分散，會導致走線過長引起走線的阻抗增大，元件之間的時延變大，抗干擾能力下降，特別是高速數(shù)字電路中，時延過大會導致嚴重的定時現(xiàn)象；如果是引起阻抗的不匹配會導致嚴重的反射現(xiàn)象，最終影響系統(tǒng)的整體功能。因此，布局主要是從以上分析問題的角度考慮，最大限度的減小由于布局不合理導致的影響，元件布局的設計思路如下：模擬元件與數(shù)字件的分區(qū)放置；根據(jù)信號走線時盡量短的原則，相關聯(lián)元件的就近原則；電源電路、高速時鐘電路等靠近模擬電路等等。系統(tǒng)基于上述思路，設計PCB板的布局。⑵布線和覆銅。進行電路板設計時，元件放置好之后的工作就是布線。布線（Layout）是PCB設計的關鍵步驟，走線的好壞將直接影響到整個系統(tǒng)的性能。布線要選擇合理的走向，如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等，它們的走向應該是呈線形的（或分離），不得相互交融，以避免相互干擾。走線的最好走向是按直線，但一般不易實現(xiàn)，盡量避免走環(huán)形線。同時，數(shù)字部分和模擬部分走線不要交叉，上下層之間走線的上下層之間走線的方向基本垂直。對于電源和地、時鐘、比較敏感的信號線、高速信號線要分別處理，必要的時候還需覆銅來代替走線。電源線和地線的處理。在布線時，既使在整個PCB設計板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時甚至影響到產(chǎn)品的成功率。所以對電源和地線的布線要十分謹慎，把電源、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達到均衡。一般對于地線與電源線之間噪音的處理是在電源、地線之間加上去耦電容，適當加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線。電子系統(tǒng)傳感器輸出的電壓信號較弱，如不能處理好地線，不僅會加劇工頻和共模干擾，還會使信號經(jīng)地線形成環(huán)流產(chǎn)生天線效應，增大系統(tǒng)噪聲。為保證電路上關鍵點的地電位一致，使EMI以最短的路徑進入地線而消失，布線時采用覆銅技術將各共地點連接。所謂覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。覆銅的意義在于，減小地線阻抗，提高抗干擾能力；降低壓降，提高電源效率；覆銅與地線相連，還可以減小環(huán)路面積。本系統(tǒng)中PCB的地較多，有SGND、DGND、GND等等，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅。因電子系統(tǒng)功率較小，設計采用覆網(wǎng)格銅，以增強受熱性能和高頻導電性能。在覆銅之前，首先加粗相應的地線，這樣一來，就形成了多個不同形狀的多邊形結(jié)構(gòu)。②信號走線處理。信號的抗干擾是PCB設計中所要考慮的最重要的因素。信號走線應注意以下幾個方面：弱信號電路與強信號電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；信號線與地線的合理布置；適當?shù)钠帘闻c濾波等。若傳感器輸出的是差分信號（DifferentialSignal），布線時應走差分線。差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個方面：a.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差分信號技術。為確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢，本設計走線盡量保證其等長，以使兩個差分信號時刻保持相反極性，減少共模分量；保證其等距，以使兩者差分阻抗一致，減少反射。另外，設計的各個地之間分開覆銅，每兩個地之間用磁珠連接，電源正端輸出覆銅，以便于散熱。§2.3軟件抗干擾設計進入電子系統(tǒng)的干擾，其頻譜往往很寬，且具有隨機性，采用硬件抗干擾措施，只能抑制某個頻段的干擾，仍有一些干擾會侵入系統(tǒng)，因此，電子系統(tǒng)除了要求硬件的高性能和高抗干擾能力外，還需要軟件系統(tǒng)的密切配合，軟件的重要性與硬件設置同樣重要。在前面章節(jié)已闡述了系統(tǒng)對噪聲和隨機干擾信號的軟硬件處理方法，但是對于那些較強的尖峰脈沖干擾，工頻干擾和軟、硬磁干擾還需特別處理。本節(jié)主要就脈寬采集過程中的尖峰脈沖干擾抑制和磁場信號中的工頻干擾抑制作進一步論述?！?.3.1強尖峰脈沖干擾的抑制電子系統(tǒng)工作過程中，如果加速度傳感器電源出現(xiàn)抖動或有較強的脈沖干擾則會使數(shù)字輸出的占空比信號產(chǎn)生尖峰，嚴重影響計數(shù)的精度。設計時采用一個0.1uF的電容和一個200歐姆的電阻來抑制電源干擾，同時還借助于微處理器進行軟件消除尖峰脈沖干擾對計數(shù)值的影響。以ADXL202E輸出的信號為例,占空比調(diào)節(jié)（DCM）周期由外接電阻決定，一般低于1KHZ，因此計數(shù)輸入端高低電平持續(xù)時間長達幾毫秒甚至幾十毫秒，可見單片機信號計數(shù)輸入的正常計數(shù)信號高、低電平變化較慢；而控制器脈寬計數(shù)時間小于1us，干擾尖峰脈沖是突變的，所以能把干擾從正常計數(shù)中辨別出來。圖2.2帶尖峰干擾的信號和動態(tài)存儲器R中數(shù)據(jù)變化從單片機計數(shù)輸入端，觀察信號波形來加以分析，見圖2.2中的“帶尖峰干擾的信號”。為便于分析，在高、低電平段設置了幾個干擾尖峰脈沖，分別標示為SectionA和SectionC，占空比信號下降沿、上升沿也分別標示為SectionB和SectionD。單片機按計數(shù)時鐘周期性采樣，采樣值中“1”表示采到的是高電平，“0”表示低電平。IO口采樣占空比信號輸出端口中狀態(tài)，利用一個字節(jié)型變量R來動態(tài)存儲采樣值。控制器每采樣一次，變量R中數(shù)據(jù)向左移一個二進制位，R原最高位電平狀態(tài)被移除，而當前時刻新的采樣狀態(tài)保存到R的最低位，變量R被更新了，狀態(tài)存儲器R中保存著最近8個采樣周期的采樣值。在圖2.2中，從正常下降沿過程(SectionB)，可以看到變量R中的數(shù)據(jù)經(jīng)歷了從各位全為1，1、0共存，再變化到全為0的過程；然而，在高電平段的干擾部分(SectionA)，變量R經(jīng)歷了從全為1，1、0混合，再依然回到全為1的過程。類似的，正常上升沿(SectionD)變量R經(jīng)歷了各位全為0，0、1共存，再變化到全為1的狀態(tài)變化過程；在低電平段的干擾部分(SectionC)，變量R經(jīng)歷了采樣狀態(tài)從全為0，0、1混合，再回到全為0的過程。通過判斷此四種情況下變量R中數(shù)據(jù)的不同變化過程，可以達到從正常變化中辨別出干擾的目的。這就是本設計所采用的軟件抗干擾方法的基本思想。根據(jù)軟件抗干擾設計思想，干擾抑制子程序由主程序在信號狀態(tài)發(fā)生變化進入中斷時調(diào)用，圖2.3給出了干擾抑制程序流程圖。圖2.2干擾抑制流程圖§6.3.2工頻干擾的抑制為進一步提高電子系統(tǒng)的精度，設計采用利用正弦波等分點均值濾波法來實現(xiàn)對工頻干擾的抑制。對于電子系統(tǒng)信號中的工頻干擾為50Hz，干擾信號可表示為。由歐拉公式可知，正弦波一周中任取n個等分點的和為零，則有：（6-1）其中，n是大于1的整數(shù)；k為任意整數(shù)；c為任意實數(shù)。上式左邊部分可看作是式(6-3)的虛部：（6-2）利用歐拉公式可將上式寫為：（6-3）其中，j是