PCB布線技巧及抗干擾技術(shù)研究2

PCB布線技巧及抗干擾技術(shù)研究第1章PCB布局、布線技巧§1.1PCB布局原則在PCB設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，合理的布局是PCB設(shè)計(jì)成功的第一步。布局方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時(shí)還可根據(jù)走線的情況對(duì)門電路進(jìn)行再分配，將兩個(gè)門電路進(jìn)行交換，使其成為便于布線的最佳布局。在布局完成后，還可對(duì)設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來(lái),同時(shí)對(duì)模擬的有關(guān)信息進(jìn)行更新，使得能對(duì)電路的電氣性能及功能進(jìn)行板級(jí)驗(yàn)證。PCB的布局應(yīng)綜合多方面原則，歸納如下：第一，信號(hào)流向原則。⑴元件的布局應(yīng)便于信號(hào)流通，使信號(hào)盡可能保持一致的方向。多數(shù)情況下，信號(hào)的流向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應(yīng)當(dāng)放在靠近輸入、輸出接插件或連接器的地方。⑵通常按照信號(hào)的流程逐個(gè)安排各個(gè)功能電路單元的位置，以每個(gè)功能電路的核心元件為中心，圍繞它進(jìn)行布局。第二，最近相鄰原則。布局的最重要的原則之一是保證布線的布通率，移動(dòng)器件時(shí)要注意飛線的連接，把有網(wǎng)絡(luò)關(guān)系的器件放在一起，而且能大致達(dá)成互連最短，要注意如果兩個(gè)器件有多個(gè)網(wǎng)線的連接時(shí)要通過(guò)旋轉(zhuǎn)來(lái)使網(wǎng)線的交叉最少。第三，均布原則。在保證電氣性能的前提下，元件應(yīng)放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊。放置器件時(shí)要考慮以后的焊接，不要太密集，元件分布要盡可能均勻，例如大的器件再流焊時(shí)熱容量比較大，過(guò)于集中容易使局部溫度低而造成虛焊。元件在整個(gè)板面上應(yīng)分布均勻、疏密一致。第四，抗干擾原則。提到抗干擾，這涉及的知識(shí)點(diǎn)就比較豐富了，如數(shù)字器件和模擬器件要分開，盡量遠(yuǎn)離；盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾，易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離；去耦電容盡量靠近器件的VCC，貼片器件的退耦電容最好在布在板子另一面的器件中心（肚子）位置等，這一原則涉及到的很多方面都是依靠經(jīng)驗(yàn)來(lái)進(jìn)行的，后面我們將詳細(xì)介紹。⑴對(duì)輻射電磁場(chǎng)較強(qiáng)的元件，以及對(duì)電磁感應(yīng)較靈敏的元件，應(yīng)加大它們相互之間的距離或加以屏蔽，元件放置的方向應(yīng)與相鄰的印制導(dǎo)線交叉。⑵盡量避免高低電壓器件相互混雜、強(qiáng)弱信號(hào)的器件交錯(cuò)在一起。⑶對(duì)于會(huì)產(chǎn)生磁場(chǎng)的元件，如變壓器、揚(yáng)聲器、電感等，布局時(shí)應(yīng)注意減少磁力線對(duì)印制導(dǎo)線的切割，相鄰元件磁場(chǎng)方向應(yīng)相互垂直，減少彼此之間的耦合。⑷對(duì)干擾源進(jìn)行屏蔽，屏蔽罩應(yīng)有良好的接地。⑸在高頻工作的電路，要考慮元件之間的分布參數(shù)的影響。第五，熱效應(yīng)原則。⑴對(duì)于發(fā)熱元件，應(yīng)優(yōu)先安排在利于散熱的位置，必要時(shí)可以單獨(dú)設(shè)置散熱器或小風(fēng)扇，以降低溫度，減少對(duì)鄰近元件的影響。發(fā)熱元器件一般放置在邊角，機(jī)箱內(nèi)通風(fēng)位置。⑵一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。這些器件一般都要用散熱片，所以要考慮留出合適的空間安裝散熱片，此外發(fā)熱器件的發(fā)熱部位與印制電路板的距離一般不小于2mm。在一些必要場(chǎng)合甚至要安裝風(fēng)扇來(lái)主動(dòng)散熱。⑶對(duì)溫度敏感的元器件要遠(yuǎn)離發(fā)熱元器件。熱敏元件應(yīng)緊貼被測(cè)元件并遠(yuǎn)離高溫區(qū)域，以免受到其它發(fā)熱功當(dāng)量元件影響，引起誤動(dòng)作。⑷雙面放置元件時(shí)，底層一般不放置發(fā)熱元件。第六，易維修原則。大型器件的四周要留出一定的維修空間（留出SMD返修設(shè)備加熱頭能夠進(jìn)行操作的尺寸），需要經(jīng)常更換的元件應(yīng)置于便于更換的位置，如保險(xiǎn)管等。第七，易調(diào)節(jié)原則。對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求，若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。第八，抵抗受力原則。固定孔一般放在接線端子、插拔器件、長(zhǎng)串端子等經(jīng)常受力作用的器件中央，并留出相應(yīng)的空間；重量超過(guò)15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。第九，易組裝原則。按照這個(gè)原則，衍生出來(lái)的要求就有很多，例如：⑴在大面積PCB設(shè)計(jì)中（大約超過(guò)500cm2以上），為防止過(guò)錫爐時(shí)PCB板彎曲,應(yīng)在PCB板中間留一條5至10MM寬的空隙不放元器件（可走線），以用來(lái)在過(guò)錫爐時(shí)加上防止PCB板彎曲的壓條；⑵上錫位不能有絲印油，否則容易造成虛焊或焊不上；⑶布局時(shí)，DIP封裝的IC擺放的方向必須與過(guò)錫爐的方向成垂直，不可平行，如果布局上有困難，可允許水平放置IC（SMD封裝的IC擺放方向與DIP相反）；⑷片式元件長(zhǎng)軸應(yīng)垂直于再流焊爐傳送帶的方向，即垂直于PCB板的長(zhǎng)邊（因?yàn)橐话鉖CB板的長(zhǎng)邊平行于再流焊爐傳送帶的方向；⑸對(duì)于使用波峰焊工藝的元件組裝，為了避免陰影效果，同尺寸元件的端頭在平行于焊波方向排成一條直線，不同尺寸的大小元件應(yīng)交錯(cuò)放置；小尺寸的元件排在大尺寸元件前（無(wú)互相遮擋原則）；⑹元器件的特征方向一般要求一致，例如電解電容的極性，二極管的正極，三極管的單引腳端，集成電路的第一個(gè)引腳等；⑺波峰焊接面上元器件封裝必須能承受260度以上溫度并是全密封型的；⑻采用A面再流焊，B面波焊混裝時(shí)，應(yīng)把大的貼裝和插裝元器件布放在A面（再流焊），適合于波峰焊的矩形、圓柱形片式元件、SOT和較小的SOP（引腳數(shù)小于28，引腳間距1MM以上）布放在B面（波峰焊接面）。波峰焊接面上不能安放四邊有引腳的器件，如，QEP、PLCC等；⑼留出印制扳定位孔及固定支架所占用的位置；⑽外接的設(shè)備是否利于介入，如插件板插入設(shè)備是否方便等。在通常條件下,所有的元件均應(yīng)布置在印制電路的同一面上，只有在頂層元件過(guò)密時(shí)，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。

第十，安全原則。例如帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方，某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路造成火災(zāi)。第十一，其它原則。其它原則一般都是根據(jù)實(shí)際的需求和經(jīng)驗(yàn)進(jìn)行的，例如位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm；跳線不要放在IC下面或馬達(dá)、電位器以及其它大體積金屬外殼的元件下；螺絲孔半徑5.0MM內(nèi)不能有銅箔（除要求接地外）及元件；貴重的元器件不要放在PCB的角、邊緣，或靠近接插件、安裝孔、槽、拼板的切割、豁口和拐角等處，以上這些位置是印制板的高應(yīng)力區(qū)，容易造成焊點(diǎn)和元器件的開裂或裂紋等。元件布局還要考慮整體的美觀性等，一個(gè)產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認(rèn)為該產(chǎn)品是成功的。遵照以上原則，最后要對(duì)布局進(jìn)行檢查，主要考慮以下幾個(gè)方面：⑴印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無(wú)定位標(biāo)記？⑵元件在二維、三維空間上有無(wú)沖突？⑶元件布局是否疏密有序，排列整齊？是否全部布完？⑷需經(jīng)常更換的元件能否方便的更換？插件板插入設(shè)備是否方便？⑸熱敏元件與發(fā)熱元件之間是否有適當(dāng)?shù)木嚯x？⑹調(diào)整可調(diào)元件是否方便？⑺在需要散熱的地方，裝了散熱器沒(méi)有？空氣流是否通暢？⑻信號(hào)流程是否順暢且互連最短？⑼插頭、插座等與機(jī)械設(shè)計(jì)是否矛盾？§1.2PCB布線原則PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的，在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前，可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。

自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通，然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。并試著重新再布線，以改進(jìn)總體效果。

對(duì)目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了，它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用，還省出許多布線通道使布線過(guò)程完成得更加方便，更加流暢，更為完善，PCB板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)，才能得到其中的真諦。PCB布線是個(gè)牽涉面大的問(wèn)題，拋開其它因素，僅就PCB設(shè)計(jì)環(huán)節(jié)來(lái)說(shuō)，我有以下幾點(diǎn)體會(huì)，供大家參考：

第一，布線走向要合理。如輸入/輸出，交流/直流，強(qiáng)/弱信號(hào)，高頻/低頻，高壓/低壓等...，它們的走向應(yīng)該是呈線形的(或分離)，不得相互交融。其目的是防止相互干擾。最好的走向是按直線，但一般不易實(shí)現(xiàn)，最不利的走向是環(huán)形。對(duì)于是直流，小信號(hào)，低電壓PCB設(shè)計(jì)的要求可以低些。所以“合理”是相對(duì)的。上下層之間走線的方向基本垂直。整個(gè)板子的不想要均勻，能不擠的不要擠在一齊。第二，選擇好接地點(diǎn)。小小的接地點(diǎn)不知有多少工程技術(shù)人員對(duì)它做過(guò)多少論述，足見其重要性。一般情況下要求共點(diǎn)地，如：前向放大器的多條地線應(yīng)匯合后再與干線地相連等等...。現(xiàn)實(shí)中，因受各種限制很難完全辦到，但應(yīng)盡力遵循。這個(gè)問(wèn)題在實(shí)際中是相當(dāng)靈活的。每個(gè)人都有自己的一套解決方案。如能針對(duì)具體的電路板來(lái)解釋就容易理解。第三，合理布置電源濾波/退耦電容。一般在原理圖中僅畫出若干電源濾波/退耦電容，但未指出它們各自應(yīng)接于何處。其實(shí)這些電容是為開關(guān)器件(門電路)或其它需要濾波/退耦的件而設(shè)置的，布置這些電容就應(yīng)盡量靠近這些元部件，離得太遠(yuǎn)就沒(méi)有作用了。有趣的是，當(dāng)電源濾波/退耦電容布置的合理時(shí)，接地點(diǎn)的問(wèn)題就顯得不那么明顯。在貼片器件的退耦電容最好在布在板子另一面的器件肚子位置，電源和地要先過(guò)電容，再進(jìn)芯片。第四，線條講究得當(dāng)。有條件做寬的線決不做細(xì)；高壓及高頻線應(yīng)園滑，不得有尖銳的倒角，拐彎也不得采用直角。地線應(yīng)盡量寬，最好使用大面積敷銅，這對(duì)接地點(diǎn)問(wèn)題有相當(dāng)大的改善。有些問(wèn)題雖然發(fā)生在后期制作中，但卻是PCB設(shè)計(jì)中帶來(lái)的，它們是：

過(guò)線孔太多，沉銅工藝稍有不慎就會(huì)埋下隱患。所以，設(shè)計(jì)中應(yīng)盡量減少過(guò)線孔。同向并行的線條密度太大，焊接時(shí)很容易連成一片。所以，線密度應(yīng)視焊接工藝的水平來(lái)確定。焊點(diǎn)的距離太小，不利于人工焊接，只能以降低工效來(lái)解決焊接質(zhì)量。否則將留下隱患。所以，焊點(diǎn)的最小距離的確定應(yīng)綜合考慮焊接人員的素質(zhì)和工效。焊盤或過(guò)線孔尺寸太小，或焊盤尺寸與鉆孔尺寸配合不當(dāng)。前者對(duì)人工鉆孔不利，后者對(duì)數(shù)控鉆孔不利。容易將焊盤鉆成“c”形，重則鉆掉焊盤。導(dǎo)線太細(xì)，而大面積的未布線區(qū)又沒(méi)有設(shè)置敷銅，容易造成腐蝕不均勻。即當(dāng)未布線區(qū)腐蝕完后，細(xì)導(dǎo)線很有可能腐蝕過(guò)頭，或似斷非斷，或完全斷。所以，設(shè)置敷銅的作用不僅僅是增大地線面積和抗干擾。以上諸多因素都會(huì)對(duì)電路板的質(zhì)量和將來(lái)產(chǎn)品的可靠性大打折扣?？傊?，PCB走線主要集中在以下幾點(diǎn)：1電源、地線的處理

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對(duì)降低式抑制噪音作以表述：

眾所周知的是在電源、地線之間加上去耦電容。

盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，通常信號(hào)線寬為：0.2～0.3mm,最經(jīng)細(xì)寬度可達(dá)0.05～0.07mm,電源線為1.2～2.5mm對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路,即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)

用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。2數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整個(gè)PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。3信號(hào)線布在電（地）層上

在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?大面積導(dǎo)體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heatshield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。5布線中網(wǎng)絡(luò)系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。6設(shè)計(jì)規(guī)則檢查（DRC）

布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：

線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。

電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。

對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開。

模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。

后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。

對(duì)一些不理想的線形進(jìn)行修改。

在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。

多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

王勇軍2010-7-10第2章電子系統(tǒng)抗干擾技術(shù)研究 PAGE13第2章電子系統(tǒng)抗干擾技術(shù)研究電子系統(tǒng)本身和載體周圍都會(huì)存在復(fù)雜的電磁干擾，如系統(tǒng)電路產(chǎn)生的干擾、輸配電線路、移動(dòng)通信設(shè)備、各種機(jī)電設(shè)備向外輻射的電磁波等，它們都會(huì)擾亂系統(tǒng)工作所需的正常信號(hào)。另外，天電干擾，比如宇宙射線、雷電的影響也要予以考慮。如何采取有效的措施消除、抑制除這些干擾信號(hào)，成為處理弱信號(hào)，確保電子系統(tǒng)精度和穩(wěn)定性的首要任務(wù)。要想有效地抑制干擾，首先必須弄清干擾信號(hào)產(chǎn)生的原因，找到干擾源，弄清干擾信號(hào)的耦合方式和通道，以及被干擾的電路。進(jìn)而采取有針對(duì)性的抗干擾策略去抑制甚至消除干擾信號(hào)，使電子系統(tǒng)穩(wěn)定可靠的工作?！?.1系統(tǒng)干擾來(lái)源電子系統(tǒng)干擾形成的原因有內(nèi)部原因和外部原因，其所受到的干擾主要有以下幾個(gè)來(lái)源:⑴元器件造成的干擾:電路系統(tǒng)中使用大量的電阻、電容和集成電路，這些元器件質(zhì)量的好壞，會(huì)直接影響到系統(tǒng)的工作可靠性。同時(shí)設(shè)備和元器件在工作時(shí)產(chǎn)生的熱量所引起的溫度波動(dòng)以及環(huán)境溫度的變化引起測(cè)量部分電路的元器件參數(shù)發(fā)生變化,從而影響系統(tǒng)的正常工作。⑵電路板的干擾:印制電路板是電子元器件安裝和連接的地方，電路板的元器件布局和走線的不合理，以及焊接的質(zhì)量等都屬于常見的干擾因素。⑶接口電路的干擾:單片機(jī)的數(shù)據(jù)傳輸需要經(jīng)過(guò)接口電路，并且通過(guò)一定距離的導(dǎo)線.這會(huì)使有用信號(hào)產(chǎn)生延時(shí)、畸變、衰減，造成干擾。同時(shí)，如果該系統(tǒng)應(yīng)用的現(xiàn)場(chǎng)環(huán)境比較惡劣，那么在信號(hào)傳輸?shù)倪^(guò)程中就很容易受到干擾，導(dǎo)致有用信號(hào)變形。⑷供電系統(tǒng)的干擾:由于電子系統(tǒng)內(nèi)部有模擬部分和數(shù)字部分共用電源，數(shù)字部分噪聲較大，會(huì)給模擬部分帶來(lái)干擾。同時(shí)外部供電系統(tǒng)不可能只給此功能電路供電，而供電線路上可能有大量的其它用電設(shè)備，會(huì)使系統(tǒng)出現(xiàn)欠壓、過(guò)壓、尖峰電壓、浪涌射頻等干擾，這些干擾源都會(huì)造成對(duì)電子系統(tǒng)供電的不穩(wěn)定，影響系統(tǒng)的正常工作。⑸外部電磁干擾:電和磁可以通過(guò)電路和磁路對(duì)系統(tǒng)產(chǎn)生干擾作用,電場(chǎng)和磁場(chǎng)的變化在系統(tǒng)的有關(guān)電路或?qū)Ь€中感應(yīng)出干擾電壓,從而影響系統(tǒng)的正常工作。同時(shí)電磁波、射線會(huì)使氣體、電離,使金屬逸出電子,從而影響系統(tǒng)的正常工作。⑹機(jī)械干擾：機(jī)械振動(dòng)和沖擊,使電子系統(tǒng)中的電氣元件發(fā)生振動(dòng)、變化等,從而影響系統(tǒng)的正常工作?？傊?，電子系統(tǒng)在實(shí)際應(yīng)用中會(huì)受到各種各樣的干擾，它們會(huì)通過(guò)電源回路或電路中的公共阻抗進(jìn)入系統(tǒng)，甚至還有些干擾通過(guò)電場(chǎng)和磁場(chǎng)耦合進(jìn)入系統(tǒng)。所以設(shè)計(jì)時(shí)要從消除干擾源，破壞干擾途徑和削弱應(yīng)用系統(tǒng)對(duì)干擾的敏感性三方面入手，在硬件，軟件和羅盤制作工藝三方面采取措施，使系統(tǒng)工作在最佳狀態(tài)。硬件抗干擾有效率高的優(yōu)點(diǎn)，但要增加系統(tǒng)的投資和設(shè)備的體積，軟件抗干擾有靈活且成本低的優(yōu)點(diǎn)，但要降低系統(tǒng)的工作效率，而設(shè)計(jì)工藝則對(duì)外形設(shè)計(jì)和材料有更高的要求。因此，一個(gè)成功的抗干擾系統(tǒng)是硬件、軟件和制作工藝相配合構(gòu)成的。如果硬件措施得當(dāng)，可將絕大多數(shù)干擾拒之門外，但仍然有少數(shù)干擾竄入系統(tǒng)中，引起不良后果。故軟件抗干擾措施作為第二道防線是必不可少的。由于軟件抗干擾措施是以CPU的開銷為代價(jià)的，如果沒(méi)有硬件抗干擾措施消除絕大多數(shù)干擾，CPU將疲于奔命，額外開銷增大，嚴(yán)重影響到系統(tǒng)的工作效率和實(shí)時(shí)性。而制作工藝上選擇合適的材料和屏蔽外殼，就可大大減少電場(chǎng)和磁場(chǎng)耦合進(jìn)入系統(tǒng)的干擾，使軟硬件處理更加輕松。§2.2硬件抗干擾處理§2.2.1電路的抗干擾處理對(duì)于干擾的處理，在電路設(shè)計(jì)時(shí)就要把各種干擾考慮在其中，從而有效阻斷其的傳輸，這些有針對(duì)性的抗干擾設(shè)計(jì)如下：⑴供電系統(tǒng)的抗干擾設(shè)計(jì)。供電系統(tǒng)所帶來(lái)的電源干擾，危害十分嚴(yán)重。當(dāng)供電系統(tǒng)的電壓幅度變化超過(guò)±30%時(shí)，單片機(jī)系統(tǒng)就不能正常工作了，甚至?xí)龤骷?。由于系統(tǒng)的電源是從外部引入的，外部的各種電磁干擾都可以通過(guò)電源線耦合到系統(tǒng)中來(lái)，所以必須要對(duì)電源進(jìn)行抗干擾處理。在電源引入端加容量比較大的濾波電容，濾除電源線上的噪聲，然后進(jìn)入穩(wěn)壓芯片轉(zhuǎn)換成系統(tǒng)的+5V工作電壓。另外，這個(gè)5V工作電壓也需要經(jīng)過(guò)電容濾波輸出。倘若將電子系統(tǒng)用于車載導(dǎo)航系統(tǒng)，那么系統(tǒng)電源多由汽車蓄電池提供。汽車蓄電池出來(lái)的電源并不穩(wěn)定，在供給電子系統(tǒng)之前必須經(jīng)過(guò)隔離變壓、低通濾波等環(huán)節(jié)，以抑制高頻干擾，濾去電源中的高次諧波，從而可以大大提高系統(tǒng)的穩(wěn)定性。⑵過(guò)程通道中的抗干擾設(shè)計(jì)。由傳感器感測(cè)信號(hào)到AD采集，整個(gè)過(guò)程要經(jīng)過(guò)比較長(zhǎng)的傳輸鏈路，這僅需要對(duì)信號(hào)進(jìn)行濾波調(diào)理，一方面消除高頻干擾，另一方面可以使阻抗相匹配，具體電路在前面章節(jié)已有描述，這里不再贅述。另外，在單片機(jī)控制系統(tǒng)中，過(guò)程通道是指信息的傳輸通道，包括單片機(jī)的前向和后向通道以及單片機(jī)和外設(shè)之間的信息傳輸路徑。信息作為脈沖信號(hào)在線路上傳輸，由于傳輸線上分布電容、分布電感和漏電阻的影響，信號(hào)難免會(huì)受到干擾。為了確保信號(hào)在傳輸過(guò)程中的可靠性，設(shè)計(jì)中的信號(hào)傳輸可采用隔離屏蔽技術(shù)，數(shù)據(jù)傳輸可借助雙絞線傳輸。⑶集成電路的抗干擾設(shè)計(jì)。羅盤系統(tǒng)中的微控制器是數(shù)字集成電路，運(yùn)放和傳感器是模擬集成電路，AD7714是混合集成電路。在數(shù)字集成電路內(nèi)部，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換成另一個(gè)狀態(tài)時(shí)，必然在電源線上產(chǎn)生一個(gè)很大的尖峰電流，在傳輸線和電源內(nèi)阻上產(chǎn)生較大的壓降，形成嚴(yán)重的干擾。這種電源線上的噪聲電壓有可能會(huì)擾亂數(shù)字電路的邏輯電平，使數(shù)字電路產(chǎn)生誤動(dòng)作。而模擬器件對(duì)這種瞬變?cè)肼曤妷焊用舾校锌赡苁剐盘?hào)噪出現(xiàn)脈沖干擾，AD轉(zhuǎn)換結(jié)果大大偏離真實(shí)信號(hào)對(duì)應(yīng)的數(shù)值。為了抑制這種干擾，在電路中適當(dāng)配置退耦電容。退耦電容一方面提供和吸收該集成電路開門關(guān)門瞬間的充放電能量，另一方面旁路掉該器件的高頻噪聲。因此，給各個(gè)集成電路配置去耦電容是電路設(shè)計(jì)的一項(xiàng)常規(guī)做法。去耦電路的選用并不嚴(yán)格，可按選用，其中為電路頻率，即10MHz取0.1uF,100MHz取0.0luF。對(duì)于微控制器系統(tǒng)，一般取0.01-0.1uF?！?.2.2印制電路板的抗干擾設(shè)計(jì)為了保證電路工作時(shí)盡可能少的產(chǎn)生噪聲，在設(shè)計(jì)PCB時(shí)，要注意板層、元件布局、電源和地的走線、信號(hào)走線等問(wèn)題。⑴元件的布局。元件的布局是PCB設(shè)計(jì)比較關(guān)鍵的一步，元件布局的好壞關(guān)系元件的裝配、散熱、EMC、布線效率以及整個(gè)板子的性能。在器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近些，特別是晶振下方不要走信號(hào)線。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。元件布局疏密要合理，如果元件太過(guò)于集中，會(huì)導(dǎo)致器件過(guò)密，線距變小，信號(hào)線之間串?dāng)_，同時(shí)也會(huì)帶來(lái)散熱不好，甚至是器件之間不好裝配；如果是元件布局過(guò)于分散，會(huì)導(dǎo)致走線過(guò)長(zhǎng)引起走線的阻抗增大，元件之間的時(shí)延變大，抗干擾能力下降，特別是高速數(shù)字電路中，時(shí)延過(guò)大會(huì)導(dǎo)致嚴(yán)重的定時(shí)現(xiàn)象；如果是引起阻抗的不匹配會(huì)導(dǎo)致嚴(yán)重的反射現(xiàn)象，最終影響系統(tǒng)的整體功能。因此，布局主要是從以上分析問(wèn)題的角度考慮，最大限度的減小由于布局不合理導(dǎo)致的影響，元件布局的設(shè)計(jì)思路如下：模擬元件與數(shù)字件的分區(qū)放置；根據(jù)信號(hào)走線時(shí)盡量短的原則，相關(guān)聯(lián)元件的就近原則；電源電路、高速時(shí)鐘電路等靠近模擬電路等等。系統(tǒng)基于上述思路，設(shè)計(jì)PCB板的布局。⑵布線和覆銅。進(jìn)行電路板設(shè)計(jì)時(shí)，元件放置好之后的工作就是布線。布線（Layout）是PCB設(shè)計(jì)的關(guān)鍵步驟，走線的好壞將直接影響到整個(gè)系統(tǒng)的性能。布線要選擇合理的走向，如輸入/輸出，交流/直流，強(qiáng)/弱信號(hào)，高頻/低頻，高壓/低壓等，它們的走向應(yīng)該是呈線形的（或分離），不得相互交融，以避免相互干擾。走線的最好走向是按直線，但一般不易實(shí)現(xiàn)，盡量避免走環(huán)形線。同時(shí)，數(shù)字部分和模擬部分走線不要交叉，上下層之間走線的上下層之間走線的方向基本垂直。對(duì)于電源和地、時(shí)鐘、比較敏感的信號(hào)線、高速信號(hào)線要分別處理，必要的時(shí)候還需覆銅來(lái)代替走線。電源線和地線的處理。在布線時(shí)，既使在整個(gè)PCB設(shè)計(jì)板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電源和地線的布線要十分謹(jǐn)慎，把電源、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達(dá)到均衡。一般對(duì)于地線與電源線之間噪音的處理是在電源、地線之間加上去耦電容，適當(dāng)加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線。電子系統(tǒng)傳感器輸出的電壓信號(hào)較弱，如不能處理好地線，不僅會(huì)加劇工頻和共模干擾，還會(huì)使信號(hào)經(jīng)地線形成環(huán)流產(chǎn)生天線效應(yīng)，增大系統(tǒng)噪聲。為保證電路上關(guān)鍵點(diǎn)的地電位一致，使EMI以最短的路徑進(jìn)入地線而消失，布線時(shí)采用覆銅技術(shù)將各共地點(diǎn)連接。所謂覆銅，就是將PCB上閑置的空間作為基準(zhǔn)面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。覆銅的意義在于，減小地線阻抗，提高抗干擾能力；降低壓降，提高電源效率；覆銅與地線相連，還可以減小環(huán)路面積。本系統(tǒng)中PCB的地較多，有SGND、DGND、GND等等，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準(zhǔn)參考來(lái)獨(dú)立覆銅。因電子系統(tǒng)功率較小，設(shè)計(jì)采用覆網(wǎng)格銅，以增強(qiáng)受熱性能和高頻導(dǎo)電性能。在覆銅之前，首先加粗相應(yīng)的地線，這樣一來(lái)，就形成了多個(gè)不同形狀的多邊形結(jié)構(gòu)。②信號(hào)走線處理。信號(hào)的抗干擾是PCB設(shè)計(jì)中所要考慮的最重要的因素。信號(hào)走線應(yīng)注意以下幾個(gè)方面：弱信號(hào)電路與強(qiáng)信號(hào)電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；信號(hào)線與地線的合理布置；適當(dāng)?shù)钠帘闻c濾波等。若傳感器輸出的是差分信號(hào)（DifferentialSignal），布線時(shí)應(yīng)走差分線。差分信號(hào)和普通的單端信號(hào)走線相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：a.抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。b.能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時(shí)序定位精確，由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差分信號(hào)技術(shù)。為確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)，本設(shè)計(jì)走線盡量保證其等長(zhǎng)，以使兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量；保證其等距，以使兩者差分阻抗一致，減少反射。另外，設(shè)計(jì)的各個(gè)地之間分開覆銅，每?jī)蓚€(gè)地之間用磁珠連接，電源正端輸出覆銅，以便于散熱?！?.3軟件抗干擾設(shè)計(jì)進(jìn)入電子系統(tǒng)的干擾，其頻譜往往很寬，且具有隨機(jī)性，采用硬件抗干擾措施，只能抑制某個(gè)頻段的干擾，仍有一些干擾會(huì)侵入系統(tǒng)，因此，電子系統(tǒng)除了要求硬件的高性能和高抗干擾能力外，還需要軟件系統(tǒng)的密切配合，軟件的重要性與硬件設(shè)置同樣重要。在前面章節(jié)已闡述了系統(tǒng)對(duì)噪聲和隨機(jī)干擾信號(hào)的軟硬件處理方法，但是對(duì)于那些較強(qiáng)的尖峰脈沖干擾，工頻干擾和軟、硬磁干擾還需特別處理。本節(jié)主要就脈寬采集過(guò)程中的尖峰脈沖干擾抑制和磁場(chǎng)信號(hào)中的工頻干擾抑制作進(jìn)一步論述?！?.3.1強(qiáng)尖峰脈沖干擾的抑制電子系統(tǒng)工作過(guò)程中，如果加速度傳感器電源出現(xiàn)抖動(dòng)或有較強(qiáng)的脈沖干擾則會(huì)使數(shù)字輸出的占空比信號(hào)產(chǎn)生尖峰，嚴(yán)重影響計(jì)數(shù)的精度。設(shè)計(jì)時(shí)采用一個(gè)0.1uF的電容和一個(gè)200歐姆的電阻來(lái)抑制電源干擾，同時(shí)還借助于微處理器進(jìn)行軟件消除尖峰脈沖干擾對(duì)計(jì)數(shù)值的影響。以ADXL202E輸出的信號(hào)為例,占空比調(diào)節(jié)（DCM）周期由外接電阻決定，一般低于1KHZ，因此計(jì)數(shù)輸入端高低電平持續(xù)時(shí)間長(zhǎng)達(dá)幾毫秒甚至幾十毫秒，可見單片機(jī)信號(hào)計(jì)數(shù)輸入的正常計(jì)數(shù)信號(hào)高、低電平變化較慢；而控制器脈寬計(jì)數(shù)時(shí)間小于1us，干擾尖峰脈沖是突變的，所以能把干擾從正常計(jì)數(shù)中辨別出來(lái)。圖2.2帶尖峰干擾的信號(hào)和動(dòng)態(tài)存儲(chǔ)器R中數(shù)據(jù)變化從單片機(jī)計(jì)數(shù)輸入端，觀察信號(hào)波形來(lái)加以分析，見圖2.2中的“帶尖峰干擾的信號(hào)”。為便于分析，在高、低電平段設(shè)置了幾個(gè)干擾尖峰脈沖，分別標(biāo)示為SectionA和SectionC，占空比信號(hào)下降沿、上升沿也分別標(biāo)示為SectionB和SectionD。單片機(jī)按計(jì)數(shù)時(shí)鐘周期性采樣，采樣值中“1”表示采到的是高電平，“0”表示低電平。IO口采樣占空比信號(hào)輸出端口中狀態(tài)，利用一個(gè)字節(jié)型變量R來(lái)動(dòng)態(tài)存儲(chǔ)采樣值?？刂破髅坎蓸右淮危兞縍中數(shù)據(jù)向左移一個(gè)二進(jìn)制位，R原最高位電平狀態(tài)被移除，而當(dāng)前時(shí)刻新的采樣狀態(tài)保存到R的最低位，變量R被更新了，狀態(tài)存儲(chǔ)器R中保存著最近8個(gè)采樣周期的采樣值。在圖2.2中，從正常下降沿過(guò)程(SectionB)，可以看到變量R中的數(shù)據(jù)經(jīng)歷了從各位全為1，1、0共存，再變化到全為0的過(guò)程；然而，在高電平段的干擾部分(SectionA)，變量R經(jīng)歷了從全為1，1、0混合，再依然回到全為1的過(guò)程。類似的，正常上升沿(SectionD)變量R經(jīng)歷了各位全為0，0、1共存，再變化到全為1的狀態(tài)變化過(guò)程；在低電平段的干擾部分(SectionC)，變量R經(jīng)歷了采樣狀態(tài)從全為0，0、1混合，再回到全為0的過(guò)程。通過(guò)判斷此四種情況下變量R中數(shù)據(jù)的不同變化過(guò)程，可以達(dá)到從正常變化中辨別出干擾的目的。這就是本設(shè)計(jì)所采用的軟件抗干擾方法的基本思想。根據(jù)軟件抗干擾設(shè)計(jì)思想，干擾抑制子程序由主程序在信號(hào)狀態(tài)發(fā)生變化進(jìn)入中斷時(shí)調(diào)用，圖2.3給出了干擾抑制程序流程圖。圖2.2干擾抑制流程圖§6.3.2工頻干擾的抑制為進(jìn)一步提高電子系統(tǒng)的精度，設(shè)計(jì)采用利用正弦波等分點(diǎn)均值濾波法來(lái)實(shí)現(xiàn)對(duì)工頻干擾的抑制。對(duì)于電子系統(tǒng)信號(hào)中的工頻干擾為50Hz，干擾信號(hào)可表示為。由歐拉公式可知，正弦波一周中任取n個(gè)等分點(diǎn)的和為零，則有：（6-1）其中，n是大于1的整數(shù)；k為任意整數(shù)；c為任意實(shí)數(shù)。上式左邊部分可看作是式(6-3)的虛部：（6-2）利用歐拉公式可將上式寫為：（6-3）其中，j是