Cadence 快速入門教程1_第1頁
Cadence 快速入門教程1_第2頁
Cadence 快速入門教程1_第3頁
Cadence 快速入門教程1_第4頁
Cadence 快速入門教程1_第5頁
已閱讀5頁,還剩47頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

/CadenceSPB15.7快速入門視頻教程目錄第1講課程介紹,學習方法,了解CADENCE軟件第2講創(chuàng)建工程,創(chuàng)建元件庫第3講分裂元件的制作方法區(qū)別(Ctrl+B、Ctrl+N切換Part)點擊View,點擊Package可以顯示所有的元件Parthomogeneous和heterogeneous2、創(chuàng)建homogeneous類型元件3、創(chuàng)建heterogeneous類型元件第4講正確使用heterogeneous類型的元件增加packeg屬性。點擊Option,選擇PartProperties,選擇new,增加屬性。用于在原 理圖中確定同一塊的元件。1、可能出現(xiàn)的錯誤2、出現(xiàn)錯誤的原因3、正確的處理方法第5講加入元件庫,放置元件1、如何在原理圖中加入元件庫2、如何刪除元件庫3、如何在元件庫中搜索元件4、放置元件5、放置電源和地第6講同一個頁面內(nèi)建立電氣互連(設置索引編號,Tools里面,Annotate來設置)1、放置wire,90度轉角,任意轉角(畫線時按住Shift)2、wire的連接方式3、十字交叉wire加入連接點方法,刪除連接點方法(快捷鍵J)4、放置netalias方法(快捷鍵n)5、沒有任何電氣連接管腳處理方法(工具欄PlacenoConection)6、建立電氣連接的注意事項第7講總線的使用方法1、放置總線(快捷鍵B)2、放置任意轉角的總線(按住Shift鍵)3、總線命名規(guī)則(LED[0:31],不能數(shù)字結尾)4、把信號連接到總線(工具欄PlaceBusentry或者E)5、重復放置與總線連接的信號線(按住Ctrl向下拖)6、總線使用中的注意事項7、在不同頁面之間建立電氣連接(工具欄Placeoffconnector)第8講browse命令的使用技巧(選中dsn文件,選擇Edit中的browse)1、瀏覽所有parts,使用技巧(瀏覽元件<編號,值,庫中的名字,庫的來源>,雙擊元件可在原理圖上找到元件)2、瀏覽所有nets,使用技巧(瀏覽網(wǎng)絡)3、瀏覽所有offpageconnector,使用技巧(頁面間的連接網(wǎng)絡,一般一個網(wǎng)絡至少會在兩個頁面中出現(xiàn))4、瀏覽所有DRCmakers,使用技巧(DRC檢測)第9講搜索操作使用技巧(右上腳的望遠鏡那,按下下拉三角可以設置搜索的范圍)1、搜索特定part(查找元件)2、搜索特定net(查找網(wǎng)絡)3、搜索特定power(查找電源)4、搜索特定flatnets(將搜索的網(wǎng)絡在一個原理圖中都高亮顯示)第10講元件的替換與更新(打開DesignerCache,選中元件,右鍵打擊,選擇ReplaceCache 或者UpdateCache)1、replacecache用法(NewPartName選擇替換元件,PartLibrary庫的位置,Action1、保 存原理圖屬性(比如編號),2、去除所有屬性)2、updatecache用法(同replaceCache,如果更改了元件,可以用updata把最新的元件模型 更新進來)3、replacecache與pdatecache區(qū)別(replace可以更改元件與元件庫的連接關系,封裝屬性 只能用replace的不保存屬性來更新封裝信息)第11講對原理圖中對象的基本操作1、對象的選擇2、對象的移動(默認是保持現(xiàn)有連接的移動,可以按住Alt可以斷開連接),(斷開后如不 能移動連接:打開菜單欄Options,打開prefrence,選擇Miscellaneous, 勾選右下角wireDrag)3、對象的旋轉(選中元件,然后按住R鍵)4、對象的鏡像翻轉(選中元件,選擇菜單欄edit中的mirror(文本和位圖不能鏡像))5、對象的拷貝、粘貼、刪除(按住Ctrl,然后選中元件并拖動)第12講1、修改元件的VALUE和索引編號方法(雙擊VALUE或者索引編號就可以直接改了)2、屬性值位置調整(選中并拖動)3、放置文本(菜單欄place,text(換行按住Ctrl和Enter)?;蛘吖ぞ邫赥ext)4、文本的移動、旋轉、拷貝、粘貼、刪除5、編輯文字的大小、字體、顏色(雙擊可編輯)6、放置圖形(工具欄中選擇形狀放置)第13講如何添加footprint屬性(元件屬性豎排顯示,將鼠標放在左上角元件的上一欄空白位置,右鍵單擊,選擇pivot)1、在原理圖中修改單個元件封裝信息(雙擊元件在PCBFootprints,在封裝里面編輯入你的 封裝)2、在元件庫中修改封裝信息,更新到原理圖(打開元件,選擇options,選擇packageproperties)3、批量修改元件封裝信息(選中所有要編輯的元件,將鼠標放在元件上變成十字之后右鍵 單擊,選擇EditProperties。全部選中PCBFootprint,在最上面 一欄鼠標右鍵單擊選擇Edit,可以統(tǒng)一編輯)(也可以選中一頁進行 修改)兩種方法: (1)直接針對元件修改,(2)在propertyeditor中選擇元件修改4檢查元件封裝信息是否遺漏的快速方法第14講生成網(wǎng)表1、生成netlist前的準備工作(檢查原理圖,檢查是否有電氣連接的錯誤)(取消所有的索 引編號,然后再更新索引,注意配置Package) (進行DRC檢查,選擇Tools,DesignRulesCheck(Report里面可以 不選Reportallnetname,一般不選CheckSDTcompatibili)) (在Sessionlog里面看檢查信息,在工程欄下面)2、生成netlist方法(選擇DSN文件,Tools,CreatNetlist,點擊PCBFootprint,一般選 擇默認的勾選,點擊確定)第15講后處理生成元件清單(選中dsn文件,選中Reports,選擇CISBillofMaterials選擇Standard。)(在PeportProperties里面選擇清單輸出的內(nèi)容OutputFormat里面是已 經(jīng)選擇的要輸出的內(nèi)容,選擇ExportBOMreporttoExcel(選擇Excel 輸出),點擊確定)(選中DSN文件,選擇Tools,選擇BillofMaterials,選擇默認的點OK, 將相同元件的顯示在一起,并顯示數(shù)量)打印原理圖(選擇DSN,點擊File,選擇Print或者PrintSetup)(選中畫圖頁面,右鍵單擊,選擇SchematicPageProperties,點擊Grid Reference選擇需要打印的東西,比如邊框Title等等)第16講高速電路設計流程,本教程使用的簡化流程(原則:設計即正確)設計流程:布線前仿真:主要是解空間的分析,比如對線長的約束設計(線長必須在100mil到200mil 之間,可以用SI仿真),對線寬,線距設計,線和過孔距離的設計。差分對線直接的距 離。徑狀線的長度等。仿真之后可以得到一個解空間,對這些設計的的長度的信息給一 個約束范圍。使用約束驅動布局??梢詫δ愕牟季诌M行判斷是否滿足約束條件。最費事的是前仿真和后仿真。要設計約束條件。布線后驗證,DRC檢查和DBdoctor數(shù)據(jù)庫的檢查。輸出布局文件制板測試。第17講Allegro常用軟件模塊介紹,各個軟件模塊之間的關系第18講AllegroPCBEditor軟件操作界面介紹1、可以通過Editor來切換組件2、Fix用與鎖定元件,使元件不能移動3、Options會顯示當前控制命令和參數(shù),動作和設置4、find可以查找元件,選擇FindByName來選中元件可以查看一個命令能夠對對象進行操作的內(nèi)容。VisiBility選擇顯示的對象,比如顯示的層??s略圖窗口,可以在該窗口中選擇顯示的位置??梢园醋∈髽酥墟I選擇顯示位置,或者按住Shift+鼠標左鍵移動顯示位置。7、Command為命令執(zhí)行窗口,可以在Commad里面直接執(zhí)行命令。8、菜單display,color/可以進行顏色設置第19講allegro中兩個重要的概念:class和subclass是什么。工程圖紙:有Title,有標注,有電路路板尺寸的。Class和SubClass是Cadence的兩種數(shù)據(jù)組。菜單Display,Color/Visibility。能顯示所有的類和子類。將Class分成多個組。也可以在Option中選擇Class和SubClassClass:在Stack-Up(組)中可以分為PIin,Via,Drc,Etch,AntiEtch,Boundary等類SubClass:一個Class中細分后有很多SubClass。Stack-Up:(Soldermask:阻焊層;Pastemask:加焊層)Geonmetry:(Outline:邊框外形;Assembly—Notes/Dfa:裝配信息;Dimension: 電路板尺寸標注;Place—Grid/RRoom:自動布局有關;Silkscreen:絲印 層;Place_Bound:元件在板子上占的用的范圍;Body_Center:中心 標記)Components:(CompValue:標注元件的值;DevType:元件的類型;RefDes:元 件的索引編號)Manufactring:加工制造的一些信息(Photoplot_Outline:場所光繪文件的參考線;No_Gloss:標注的范圍內(nèi)不能執(zhí)行Gloss;Ncdrill:表示鉆孔數(shù)據(jù)Probe;飛針測試)Areas:區(qū)域(RouteKo:不能布線區(qū);ViaKo:不能過孔;PackageKo:不能放置 元件;PackageKi:在該區(qū)域放置元件)第20講一.零件建立在Allegro中,Symbol有五種,它們分別是PackageSymbol、MechanicalSymbol、FormatSymbol、ShapeSymbol、FlashSymbol。每種Symbol均有一個SymbolDrawingFile(符號繪圖文件),后綴名均為*.dra。此繪圖文件只供編輯用,不能給Allegro數(shù)據(jù)庫調用。Allegro能調用的Symbol如下:1、PackageSymbol一般元件的封裝符號,后綴名為*.psm。PCB中所有元件像電阻、電容、電感、IC等的封裝類型即為PackageSymbol。2、Mechanical

Symbol由板外框和螺絲孔所組成的機構符號,后綴名為*.bsm。有時我們設計PCB的外框和螺絲孔位置都是一樣的,比如顯卡,電腦主板,每次設計PCB時要畫一次板外框和確定螺絲孔位置,顯得較麻煩。這時我們可以將PCB的外框和螺絲孔建成一個Mechanical

Symbol,在設計PCB時,將此Mechanical

Symbol調出即可。3、FormatSymbol由圖框和說明所組成的元件符號,后綴名為*.osm。比較少用。4、ShapeSymbol供建立特殊形狀的焊盤用,后綴為*.ssm。像顯卡上金手指封裝的焊盤即為一個不規(guī)則形狀的焊盤,在建立此焊盤時要先將不規(guī)則形狀焊盤的形狀建成一個ShapeSymbol,然后在建立焊盤中調用此ShapeSymbol。5、FlashSymbol二、焊盤連接銅皮導通符號,后綴名為*.fsm。在PCB設計中,焊盤與其周圍的銅皮相連,可以全包含,也可以采用梅花辨的形式連接,我們可以將此梅花辨建成一個FlashSymbol,在建立焊盤時調用此FlashSymbol。其中應用最多的就是Packagesymbol即是有電氣特性的零件,而PAD是Packagesymbol構成的基礎.Ⅰ建立PAD啟動PadstackDesigner來制作一個PAD,PAD按類型分分為:1.Through,貫穿的;2.Blind/Buried,盲孔/埋孔;3.Single,單面的.按電鍍分:1.Plated,電鍍的;2.Non-Plated,非電鍍的.a.在Parameters選項卡中,Size值為鉆孔大小;Drillsymbol中Figure為鉆孔標記形狀,Charater為鉆孔標記符號,Width為鉆孔標記得寬度大小,Height為鉆孔標記得高度大小;b.Layers選項卡中,BeginLayer為起始層,DefaultInternal為默認內(nèi)層,EndLayer為結束層,SolderMask_Top為頂層阻焊,,SolderMask_Bottom為底層阻焊PasteMask_Top為頂層助焊,PasteMask_Bottom為底層助焊;RegularPad為正常焊盤大小值,ThermalRelief為熱焊盤大小值,AntiPad為隔離大小值.建立Symbol三、1.啟動Allegro,新建一個PackageSymbol,在DrawingType中選PackageSymbol,在DrawingName中輸入文件名,OK.2.計算好坐標,執(zhí)行Layout??PIN,在Option面板中的Padstack中找到或輸入你的PAD,Qty代表將要放置的數(shù)量,Spacing代表各個Pin之間的間距,Order則是方向Right為從左到右,Left為從右到左,Down為從上到下,Up為從下到上;Rotation是Pin要旋轉的角度,Pin#為當前的Pin腳編號,Textblock為文字號數(shù);3.放好Pin以后再畫零件的外框Add??Line,Option面板中的ActiveClassandSubclass分別為PackageGeometry和Silkscreen_Top,Linelock為畫出的線的類型:Line直線;Arc弧線;后面的是畫出的角度;Linewidth為線寬.4.再畫出零件實體大小Add??Shape??SolidFill,Option面板中的ActiveClassandSubclass分別為PackageGeometry和Place_Bound_Top,按照零件大小畫出一個封閉的框,再填充之Shape??Fill.5.生成零件CreateSymbol,保存之!!!Allegro零件庫封裝制作的流程步驟。 (使用menterGraphics查詢封裝尺寸)(打開paddesigner1、選擇焊盤模式2、在DesignerLayers設置BEGINLAYER在maskLayers設置SOLEDRMAKST_TOP和PASTMASK_TOP3、保存)2.規(guī)則形狀的smd焊盤制作方法。3.表貼元件封裝制作方法。(打開軟件,新建封裝packagesymbol打開Setup,選擇DesignerParameters,選擇DesignExtents設置編輯尺寸)選擇Layout,pin,在Option界面設置然后addline添加Package_Geometry中的Assembly_Top(裝配層)添加Package_Geometry中的Silkscren_Top(絲印層)AddRectangle添加Package_Geometry中的place_Bound_Top(元件占用空間)Layout,Labels,RefDes在RefDes類中加Assembly_Top(做索引標號)Layout,Labels,RefDes在RefDes類中加Silkscreen_Top(做絲印層標號)保存。是一個PSM文件。第21講1.BGA272封裝制作TIDSP67132.如何設置引腳名稱,如何修改引腳布局第22講如何創(chuàng)建自定義形狀焊盤設計焊盤: 打開PCBEditor,shapesymbol,保存好。設置圖紙大小,設置網(wǎng)格間距。ShapeRectongular(Etch,TOP,)畫矩形。Shapecircle(Etch,TOP)畫圓出現(xiàn)了DRC錯誤選擇shape,mergeshape(融合多個焊盤,去除DRC錯誤)選擇File,Creatsymbol,輸入文件名保存為ssm文件(圖形文件)再設計阻焊層: 打開PCBEditor,shapesymbol,保存好。設置圖紙大小,設置網(wǎng)格間距。ShapeRectongular(Etch,TOP,)畫矩形。(比焊盤稍微大一點)Shapecircle(Etch,TOP)畫圓(比焊盤稍微大一點)選擇shape,mergeshape(融合多個焊盤,去除DRC錯誤)選擇File,Creatsymbol,輸入文件名保存為ssm文件(圖形文件)增加路徑:Setup,userpreferenceseditor,design_paths,Padpath,psmpath)打開paddesigner:在layer的各個層的設計頁面中在Geometry,shape,選擇你畫的焊盤。保存。第23講SOIC類型封裝制作(打開軟件,新建封裝packagesymbol,設計尺寸,設計柵格大?。┖推渌⒎绞筋愃频?4講PQFP類型封裝制作,學習引腳的旋轉方法(打開軟件,新建封裝packagesymbol,設計尺寸,設計柵格大小)和其他建立方式類似第25講包含通孔類引腳的零件制作,零件制作向導的使用焊盤設計選用通孔型,先要設計一個Flash文件,為內(nèi)層層設計(DEFAULTINTERNAL)使用時做準備,flashsymbol。設計頁面大小,設計柵格大小。Add,flash,(Inner是內(nèi)徑outer是外徑。Spoke 是開口),設置好后保存。設計焊盤。(一種方型,一種圓型)封裝向導制作(packagesymbol(wizard))第26講包含非電氣引腳的零件制作方法第27講如何創(chuàng)建創(chuàng)建電路板畫板寬:add,line(BoardGeometryoutline),倒角manufacture,drafting,fillet,填寫倒角半徑,分別點擊需要倒角的兩條邊。設置允許布線區(qū)域:setup,Areas,RouteKeepinEdit,z-copy,(復制圖形)在option中選擇packagekeepin,all(contract,offset設置比 要復制的小多少)放置定位孔:Place,manually,advancedsettings,勾選Library,回選PlacementList選擇 Packagesymbols第28講設置層迭結構,創(chuàng)建電源層地層平面Setup,Cross-section,層的名字層的作用厚度ID材料左下角點擊physical將內(nèi)電層設置為負片(在negativeartwork處打鉤)給內(nèi)電層鋪銅:使用z-copy,選擇ETCH(走線層)選擇GROUND打鉤Createdynamic shape(動態(tài)銅),同樣選擇POWER。第29講導入網(wǎng)表,柵格點設置,DRAWINGOPTION設置導入網(wǎng)表:,Logic,左下角設置導入路徑設置網(wǎng)格grid設置DrawingOptions:打開和Clines:顯示轉角填充。第30講手工擺放零件(Ctrl+D進入刪除模式,可以刪除元器件)手動放置:Place,manually,advancedsettings,勾選Library,回選PlacementList選擇 Commponentsbyrefdes左邊Selectionfilters濾波器選擇一致類型的元器件。第31講使用原理圖進行交互式擺放進入原理圖編輯頁面選擇option,preerences,miscellaneous,勾選EnableIntertool CommuncationPCB編輯頁面中打開放置原件界面Shift+s第32講按原理圖頁面進行擺放啟動原理圖:使用Browse,part打開原件清單界面選中所有的元件edit,properties,點 擊new,創(chuàng)建一個新的屬性重新建立網(wǎng)表(點擊setup,創(chuàng)建網(wǎng)表時設置配置文件)點擊edit,在 [ComponentInstanceProps]欄添加上你配置的屬性比如page=YES勾選createorupdatePCBEditorBoard,勾選allowuserdefinedprop編輯PCB文件的路徑。導入網(wǎng)表時選中creatuser-definedproperties選中place,quickplace,選中placebypropetry中選擇page。根據(jù)需求設 置下面的東西。第33講使用AllegroPCBEditor按room進行擺放在PCB中設置room屬性,edit,properties,在find下的findbyname選中comp(orpin),在 對話框中選中你要放置在一起的原件,然后點apply,在左側找到room,出現(xiàn)編輯room 的屬性,編輯屬性。在pcb的界面中添加room區(qū)域:setup,outlines,roomoutline,點擊creat,選擇room 的名字,設置room的頂層或底層,room:soft。在pcb中畫出一個框,點擊ok擺放元件:place,quickplace,placebyroom,選中要擺放的room,點擊place.第34講使用OrCADCaptureCIS按room進行擺放在原理圖編輯頁面,選中原件,右鍵選擇editproperties,在Filterby:的下拉列表中選擇 cadenceallegro,在ROOM標簽下編輯room屬性,apply。編輯好后重新生成網(wǎng)表。重新導入網(wǎng)表,添加room區(qū)域:setup,outlines,roomoutline,點擊creat,選擇room 的名字,設置room的頂層或底層,room:soft。在pcb中畫出一個框,點擊ok。擺放元件:place,quickplace,placebyroom,選中要擺放的room,點擊place。第35講快速布局,擺放過程中如何自動定位找到零件(通過Blankratsall,可以關閉所有的連接線)導入網(wǎng)表后,place,quickplace,選擇placeallcomponents,選擇擺放的規(guī)則。Edit,move,在find下,findbyname下,選擇symbol(orpin),編寫你要選擇的原件,就 可以移動你 要移動的元件。第36講PCB布局基本知識簡單介紹(在move中可以旋轉)ACF451832(EMI濾波器) (在放置濾波電容時,如果有多個電容讓小電容靠近需要濾波的管腳效果好一些,大電容靠近磁珠)特殊元件需要固定的話,增加fix屬性。注意:模擬和數(shù)字電路分區(qū)放置,對噪聲比較敏感的地方,將濾波元件盡量靠近,盡量 不要過孔。如果條件允許盡量使用引角濾波的方式,一般磁珠加電容,濾波元件盡量靠近芯片。干擾源:一般有時鐘電路,高速總線電路(高速RAM電路)、高速電路,開關電源等, 盡量遠離模擬電路部分。濾波電容在芯片附近要比較均勻的分布,越小的電容要越靠近芯片、去耦元件,平面去 耦(用著大芯片上)。端接電阻:分源端端接和末端端接,源端的盡量靠近源端,末端靠近末端(要先滿足濾 波電容)。第37講約束規(guī)則設置對話框簡介,各部分關系有時候庫中的過孔不出來,將path中的 路徑刪除,重新添加一下就可以了。Setup,Constraints,最上面標準設計規(guī)則(setStandardvalues)點擊。包含比較基礎的線 的屬性,(可以根據(jù)不同層不同設置)擴展的設計規(guī)則(Extendeddesignrules):間距設置規(guī)則(Spaceingruleset):設置各項間距的值(setvalues)設置完之后,使用網(wǎng)絡表(Assignmenttable)設置DRC檢查的選項(SetDRCmodes)線寬和過孔屬性(physical(line/vias)ruleset)設計進行DRC檢查項目的選項(Designconstraints)電氣約束規(guī)則(Electricalconstraintsets):ECset。在netvalues中新建一 個values可以設計走線長度,最大過孔數(shù)量,傳播延時,相對傳播延 時,最大并行度,阻抗,電氣走線的長度。設置一個值賦給某個網(wǎng)絡。設置約束區(qū)域(Constraintareas):可以設置一個區(qū)域的專用規(guī)則。實例設置基礎規(guī)則:打開setstandardvalues可以按照上圖實例設置。padtopad設置會影響,pintopin,pintovia,viatovia打開setvalues按照上圖設置。第38講約束規(guī)則設置方法SpacingRuleset(DEFAULT默認規(guī)則),距離設置Physical()Ruleset,線寬設置(Minneck,徑狀線。從焊盤中間穿過的線)Diffprimary 差分對Tjunctions T型連接在vialistproperty里面設置默認過孔可以根據(jù)網(wǎng)絡設置屬性(首先在SetValue,然后添加一個特殊規(guī)則,先鍵入名字,然后點擊add,就可以添加特規(guī)則,同時在physcialpropetry中設置相對應的規(guī)則。在Edit,properties中先查找到同樣線寬屬性的網(wǎng)絡加入到Selectedobjects中,點擊apply,找到Net_Physical_Type,來設置Value屬性,進入規(guī)則設置中,在Assignmenttable中,可以找到添加的設置了Value的網(wǎng)絡,選中你設計的約束規(guī)則)也可以設置DRC檢查規(guī)則。SP17.0設置方式:Edit->properties。在Find,選擇net,name,點擊more,將需要設置成同一物理網(wǎng)絡規(guī)則的網(wǎng)絡加進去,點OK,在EditProperty界面,選擇Physical_Constraint_Set編輯Value設置物理網(wǎng)絡規(guī)則組名,點擊Apply。成功設置物理網(wǎng)絡規(guī)則組。進入ConstraintManager(約束編輯器)進入Physical->PhysicalConstraintSet,選擇AllLayers,編輯新建立的物理網(wǎng)絡規(guī)則組的約束。在Net,AllLayer中將想要使用該規(guī)則的網(wǎng)絡組的約束的ReferencedPhysicalCset屬性改為該物理網(wǎng)絡規(guī)則組名稱。SP17.0設置Spacing規(guī)則:在約束管理其中點擊Objects,點擊Create,選擇SpacingCset。輸入空間規(guī)則組名字。在Spacing界面的SpacingConstraintSet中的AllLayers中編輯空間規(guī)則組的參數(shù)。然后在Net,AllLayer中選中需要改規(guī)則的網(wǎng)絡。將ReferencedSpacingCset的屬性該為該空間規(guī)則組的名稱。同理還可以設置其他幾個約束組的規(guī)則。第39講線寬線距規(guī)則設置示例(時鐘走線最好要比信號線粗一些,線距也寬一些,減少干擾)特殊規(guī)則設置,可以根據(jù)線規(guī)則設置。比如電源的線寬,信號線寬,時鐘線寬。SpacingRulesSet也可以設置特殊規(guī)則,在Edit,properties中先查找到同樣線寬屬性的網(wǎng)絡加入到Selectedobjects中,點擊apply,找到Net_Spacing_Type。設置好名字,之后和線寬設置類似。SP17.0設置方式:Edit->properties。在Find,選擇net,name,點擊more,將需要設置成同一網(wǎng)絡規(guī)則的網(wǎng)絡加進去,點OK,在EditProperty界面,選擇Physical_Constraint_Set編輯Value設置網(wǎng)絡組名,點擊Apply。成功設置網(wǎng)絡組。進入ConstraintManager(約束編輯器)進入Physical->PhysicalConstraintSet,選擇AllLayers,編輯新建立的網(wǎng)絡組的約束限制。在Net,AllLayer中將想要使用該規(guī)則的網(wǎng)絡組的約束的ReferencedPhysicalCset屬性改為該網(wǎng)絡組名稱。SP17.0設置Spacing規(guī)則:在約束管理其中點擊Objects,點擊Create,選擇SpacingCset。輸入空間規(guī)則組名字。在Spacing界面的SpacingConstraintSet中的AllLayers中編輯空間規(guī)則組的參數(shù)。然后在Net,AllLayer中選中需要改規(guī)則的網(wǎng)絡。將ReferencedSpacingCset的屬性該為該空間規(guī)則組的名稱。同理還可以設置其他幾個約束組的規(guī)則。元件屬性設置:在Properties,選擇Component,選擇ComponentProperties,選擇General,在編輯框可以設置元件的屬性,比如Fixed屬性。在Reuse中可以設置Module屬性。同理在Properties可以設置網(wǎng)絡屬性,等等。在GeneralProperties中可以設置網(wǎng)絡是否顯示(NoRat)??梢栽O置Fixed等等屬性。設置元件屬性的方法二:Edit->properties。在Find,選擇Comporpin,name點擊More,選擇要設置屬性的元件。點擊Apply,彈出EditProperty,選擇Fixed屬性(元件不能移動),Hard_Location(元件重命名過程中序號不變)在Setup->Constraints->Modes中可以設置約束的開啟與關閉。DRC檢查設置,將相應的要設置開啟和關閉的設置好。顯示元件的屬性:第40講區(qū)域約束規(guī)則設置?????????????????????????首先在cadence17.0中的菜單欄選擇setup->constraints->constraintmanager,

打開constraintmanager管理器:然后,選擇physical—>region->alllayers,并在右側欄中選中objects下的工程文件右鍵,在彈出的窗口中選擇create—>region:然后會彈出createregion的對話框,在框中添加你一個region的名字(這個名字隨便加,最好有意義,讓人知道是什么),然后點擊OK:此時會在type下多出一個命名為BGA_REG的rgn,設置它的規(guī)則。這里選擇默認的線寬規(guī)則:這一步,這只好了再命名為BGA_REG的區(qū)域的現(xiàn)況規(guī)則,我們還需要這只這個區(qū)域的線距(spacing)規(guī)則,設置同線寬規(guī)則一樣。點擊spacing->region->alllayer,此時可以看到在region下已經(jīng)有一個BGA_REG的區(qū)域了,這是我們剛才設的那個,在右邊的工作區(qū)中選擇默認的線距即可。接下來點擊下邊沒的其他欄pins、vias等,同樣設置為默認即可。然后回到PCB編輯窗口中,點擊options選項卡,在activeclassandsuclass中選擇constraintregion,subclass選擇all(該區(qū)域規(guī)則對雖有曾均適用):然后再在菜單中選擇shape->rectangular(畫一個矩形的shape):此時,右邊的option選項區(qū)域會多出一些選項,如下:在,assigntoregion選項中,點下拉菜單,選擇剛才設置的BGA_REG區(qū)域規(guī)則。然后在需要添加區(qū)域約束的地方畫一個矩形,如下在BGA的區(qū)域添加約束區(qū)域:

至此,一個BGA的區(qū)域約束規(guī)則就設置好了。我們看到,12MIL線寬的走線在BGA_REG區(qū)域中走線的線寬已經(jīng)為我們設置的區(qū)域規(guī)則走線線寬8NIL:第41講點擊Setup,ElectricalConstraintSpreadsheet(約束管理器),可以設置顯示連接線。設置器件模型,加載模型庫,賦予器件模型設置xnet:Analyze,SI/EMISim,Library點擊Addexistinglibrary,LocalLibraryPath,找到模型庫,選擇文件夾,點擊 OKxnet:analyre,SI/EMISim,Model為器件設置仿真模型,點擊AutoSetup(添加默認 模型,電阻有默認模型),選擇要設置模型的器件,點擊findmodel。刪除Modelname Patten中的內(nèi)容,找現(xiàn)有的模型,或者自己設計,點擊OK。Constraintmanagerobjects顯示設置重新打開ElectricalConstraintSpreadsheet(約束管理器)。發(fā)現(xiàn)地址和數(shù)據(jù)線有變化,可 以在Object中設置顯示濾波器,選擇Type選擇Xnet,將要顯示的加上。創(chuàng)建總線選中所有的地址總線,右鍵選擇Creat,Bus。給總線設置名字,點擊OK。就會將所有該總線的網(wǎng)絡放在同一個總線下面。類似創(chuàng)建數(shù)據(jù)總線。SP17.0操作步驟:首先先要設置需要設置模型的網(wǎng)絡使其顯示,添加模型庫:點擊Analysis,選擇ModelBrowser,選擇DMLModels。點擊Analysis,ModelAssigment,點擊OK,點擊是,進入SignalModelAssignment對話框。點擊AutoSetup,可以將默認的模型加入。沒有模型的元器件,可以點擊元件選擇Findmodel,跳出SIModelBrower對話框,將ModelNamePattern中的默認模型名刪掉,然后到現(xiàn)有的模型中找到該元件的模型。然后關閉模型添加的對話框。打開約束管理器。在Electrical,net,Routing,Wiring中操作。創(chuàng)建NetGroup,選中線,右鍵單擊選擇CreatNetGroup。SPB16.6后用NetGroup代替Bus。第42講設置拓撲約束(方法1)地址總線的設置。顯示網(wǎng)絡,display,showRat,net。在約束管理器中的Wiring中,選中要顯示的網(wǎng)絡,右鍵單擊選中Select。編輯總線拓撲結構:Logic,netSchedule,點擊一個引腳,移動,然后右鍵單擊,選中InsertT,,左鍵點擊放置位置,然后點擊第二個連接點,回到t型點點擊,在到第三個 點點擊。(總線到兩個芯片的管腳位置盡量相等,效果比較好)在約束管理器中,右鍵單擊編輯的總線,選中Creat,選中Ecset。(創(chuàng)建一個Ecset)選中其他的總線,右鍵單擊,選中ElectricalCsetReferences,選中剛才創(chuàng)建的Ecset。點擊OK。如果有紅色顯示,表示拓撲結構不匹配。點擊AllConstraints,User-Defined(打開設置的Ecset),選中設置的Ecset,右鍵打開Sigxplorer。提取設置的拓撲結構(進行拓撲結構的約束設置),點擊Set,Constraints,選中wiring,在Schedule中選中Template,在Verify中選中Yes。點擊OK。選中ConstraintManager(更新約束管理器)。會自動檢查是否匹配。或者在Analyze,Analysismodes,在StubLength、net選擇on,設置自動DRC檢查。SPB17.0設置方法:設T型連接點:Logic,netSchedule,點擊一個引腳,移動,然后右鍵單擊,選中InsertT,,左鍵點擊放置位置,然后點擊第二個連接點,回到t型點點擊,在到第三個 點點擊。(總線到兩個芯片的管腳位置盡量相等,效果比較好)設置完成之后在Wiring中可以看到Schedule欄有userDefine,表示是自己設置的拓撲結構。在Wriing中找到設置拓撲的那個Xnet,右鍵單擊選擇creat,選擇ElectricalCSet,創(chuàng)建一個ECset,編輯ECset名稱點擊OK。在ElecrtricalComstraintSet中可以看到自己設置的Ecset。SPB17.0SigXplorer設置有問題。?????????SigXplorer的更新也有問題。在設置好Ecset后會自動進行DRC檢查,不需要進入SigXplorer。是因為電阻電容的模型出現(xiàn)了問題。第43講設置拓撲約束(方法2)、首先選擇要顯示的網(wǎng)絡,打開約束管理器,右鍵點擊要編輯的網(wǎng)絡,選擇SigXplorer。就會顯示現(xiàn)在的拓撲結構,在界面中編輯需要的拓撲結構,選擇SetOptionpin,點擊一個管腳(表示該管腳是可選的,可能有也可能沒有)。點擊Set,Constraints,選中wiring,在Schedule中選中Template,在Verify中選中Yes,點擊OK。選中ConstraintManager(更新約束管理器)。第44講線長約束設置打開約束管理器。選擇定義過的拓撲規(guī)則(在AllConstrains,User-Defined),選擇SigXplorer。點擊Set,Constraints,選擇PropDelay(設置線長),F(xiàn)rom選擇芯片,to到的芯片。RuleType選擇Length,在設置長度里加入長度限制,點擊Add,點擊Apply,OK。更新約束管理器。第45講相對延遲設置既等長設置。選中編輯過的拓撲結構,選擇SigXplorer。點擊Set,Constraints,RelPropDelay。設置T型分支約束,點擊new,設置約束名字,F(xiàn)rom(t型節(jié)點)TO(其中一個芯片),Scope選擇Local(T型連接點兩分支等長),TolType選擇長度,Tolerance設置允許誤差,點擊Add。再點擊new,將名字改為與原先上一個T型約束一樣的名字,F(xiàn)rom(t型節(jié)點)TO(另一個芯片)Scope選擇Local(T型連接點兩分支等長),TOlType選擇長度,Tolerance設置允許誤差。點擊Apply,點擊OK。設置數(shù)據(jù)線等長。點擊Set,Constraints,RelPropDelay,點擊New,F(xiàn)rom(一個芯片)To(另一個芯片)Scope選擇Global,TolType選擇長度,Tolerance設置允許誤差。點擊Add。點擊Apply,點擊OK,更新約束管理器。在約束管理其中的Net,Routing,RelativePropagationDelay中可以看到約束的設置。第46講差分規(guī)則設置打開約束管理器,選擇需要設置的差分對信號。選中兩個網(wǎng)絡之后,右鍵單擊選中Create,Differentialpair??梢宰约涸O置差分對名字,點擊Creat。在Setup中選中Constraints(線寬線距約束管理器),選擇SetValues。在primsrygap和neckgap可以設置。在約束管理器中的Net,Routing,Differentialpair中到可以設置相關屬性Tolerance(差分對的長度差最大允許),該方式設置具有最高優(yōu)先級。設置好后,在連接其中一條線時,另一條線也會一起布線。方式二:選擇Logic,AssignDifferentialPair,在Net中選中差分對的兩個網(wǎng)絡。設置名字,點擊Add,Apply,OK,(創(chuàng)建好差分對)。在Set,Constraints(線寬,線距設置)中設置,點擊Electiaclconstraintsets,點擊DiffairValues,點擊new,創(chuàng)建ECset(差分規(guī)則),編輯名字,點擊OK,設置Ecset的規(guī)則值,點擊Apply。然后在Assign的標簽下,將選中的規(guī)則賦,差分對,點擊Apply,點擊OK。(這種方式比較常用)SPB17.0設置方法:在約束管理器的Wiring中選中兩個差分網(wǎng)絡,右鍵單擊選擇Create,Differentialpair。在對話框中設置差分對名字,點擊Create。在約束管理器中會出現(xiàn)DiffPairs組,組下面有剛剛設置的差分對組。在Physcial(物理規(guī)則設置)的Net下面可以找到該差分對,設置差分參數(shù)。在Spaceing(空間設置)的Net找到該差分對,設置差分空間屬性。方法二:選擇Logic,AssignDifferentialPair,彈出AssignDifferentialpair對話框,選擇兩個網(wǎng)絡,設置好差分對名,點擊add,Apply,OK。在約束管理器中就可以看到設置的差分對,對差分對進行類似設置就可以了。差分對的刪除:選擇Logic,AssignDifferentialPair,選中差分對,點擊Delete,點擊Apply,點擊OK。第47講布線準備布線準備:設置顏色Display/Color,設置各個Class和SubClass的顏色2.布線準備:特殊方式顯示電源網(wǎng)絡的飛線EditPropetry,選中電源網(wǎng)絡,Apply,選中 RatsnestSchedule,在RatsnestSchedule選擇POWER_AND_GROUND,點擊Apply, OK。3.布線準備:網(wǎng)絡的高亮設置Display/Color,在Display的Class中可以設置高亮顏色。在Display中選中HighLight,選中一個網(wǎng)絡,即可高亮顯示。DehighLight不 高亮。在Setup,UserPreferences,在Display中Display_nohilitefont打鉤。設置高亮 模式4.布線準備:DRC標記顯示方式在Setup,UserPreferences,在Display中display_drcfill 選擇顯示方式。5.布線準備:布線柵格點設置布線設置小一些的柵格點,易于布線。6.布線準備:飛線顯示的開關在Display中的ShowRats中選擇顯示的飛線,BlankRats關 閉顯示飛線7.布線準備:用不同的顏色同時高亮不同的網(wǎng)絡DisplayHighlight,find里面選中net,關 閉其他,在Option選擇顯示顏色,回到畫圖頁面,選擇網(wǎng)絡。SPB17.0設置:相同。2、相同。3、設置基本相同,但是要高亮顯示不同顏色,需點擊Display,assignColor,即可。4、基本相同,在Display下的Visual中找到display_drcfill。5、相同6、相同,同時可以在約束編輯器中,Properties下面的Net,General中將NoRat欄 選擇On可關閉該網(wǎng)絡的顯示。7、相同。第48講BGA零件的自動扇出Route,F(xiàn)anoutByPick,在Find點擊Alloff選擇Comps(元件),在畫圖頁面中選中要扇出的元件。關閉電源線的Physical的電源屬性暫時關閉,使用FanoutByPick,就可以將 電源線也扇出。右鍵單擊在Setup中可以設置Fanout進行設置,可以設置方向,可以設置設 置過孔的位置,引出線長度,柵格點。在自動布線中有自己的柵格點,進行設置。SPB17.0設置:選擇Rount,CreateFanout,選擇需要扇出的元件,實現(xiàn)扇出功能。、扇出設置??????第49講手工布線、控制面板中內(nèi)容解釋Rount,Connect,連線。在Option中(Act走線層,Alt,打過孔時打到的層,Via當前 網(wǎng)絡默認的過孔類型)也可以多根線,選擇Connect然后選中多根線連接LineLock:選擇轉角類型。Miter:轉角線型的尺度設置。Fixed固定轉角尺寸。Min最小轉角尺寸。Radius:設置弧形轉角半徑。Fixed,固定半徑,MIn最小半徑LineWidth設置線寬。Bubble:設置走線遇到障礙物的操作。Gridelss:走線不需要再柵格點上。SnaptoConnectpoint:自動從引腳的中心引線出來。SPB17.0:一致第50講走線1.走線:拉線:將LineLock設置為off可以任意角度走線。2.走線:加過孔:換層(雙擊加過孔),右鍵addvia,右鍵單擊(S)3.走線:控制線寬:在Linewidth設置線寬。4.走線:推擠、抱緊:Hugonly設置為抱緊,走線會一直靠著障礙走線。ShovePreferred可以推擠已經(jīng)布好的線。5.走線:抓焊盤;勾選SnaptoConnectpoint,自動連接引腳中心。6.走線:替換走線:勾選Replaceetch,自動替換走線。7.走線:自動完成:連線時引出線,布線快完成時,右鍵單擊,選擇Finsh,自動連接。8.走線:控制出線方向右鍵選擇 Toggle可以選擇出線的方向。SPB17.0:一致第51講群組布線RouteConnect,框住要一起布線的網(wǎng)絡。RouteConnect,右鍵單擊,選擇TempGroup,選中要一起布線的網(wǎng)絡。點擊右鍵Done, 就可以進行群組連線。群組布線時的設置:布線時右鍵單擊,選擇RountSpacing進行線距設置。右鍵選擇changeContralTrace更換控制線,執(zhí)行之后點擊需要選擇的控制線,就 可以更改點擊之后的為控制線。右鍵單擊,選擇SingleTraceMode可以對控制線進行單獨布線,用于有單獨某根 線遇到障礙需要單獨布線的情況。布好之后,右鍵單擊,取消剛才的設置,就可以 繼續(xù)群組布線。SPB17.0:選擇Rount,Connect,在PCB界面右鍵單擊,選擇TempGroup,框中需要一起走線的網(wǎng)絡,選擇Done,就可以群組布線。群組布線設置與15.7一致。第52講布線時信息顯示布線時顯示延遲以和相對延遲信息Setup,userPreferences,Etch,allegro_dynam_timing改為on。allegro_dynam_timing_fixdpos打鉤,將顯示窗口固定在 右側。Dly:延時時間,當變?yōu)榫G色時,表示滿足約束規(guī)則。黃色的表示可以調整的范圍 內(nèi)??坑覀蕊@示,表示過長??孔髠蕊@示,表示過短,會顯示小多少長度。RDly:相對延時動態(tài)顯示走線長度Setup,userPreferences,Etch,allegro_etch_length_on打鉤。顯示布線的長度。SPB17.0未找到相關顯示功能。在Route,Connect中設置之后還是不能顯示。第53講差分布線方法對于差分對,點連接就能直接選中兩個差分對。(差分線等長比 等距重要很多)1.伴隨走線:一般都是伴隨著走線2.單根走線模式:右鍵單擊,選擇SingleTraceMode可以對控制線進行單獨布線另一根也需要時,保持SingleTraceMode,右鍵選擇next。取消SingleTraceMode,就可以讓其變?yōu)榘殡S走線。添加過孔:右鍵單擊,選擇ViaPattern設置過孔方式,點擊addvia,就可以添加過孔。自動分離與靠攏Option內(nèi)容和普通連線沒有多大區(qū)別。RountSlide進行修線,在修一條線的時候,另一條線伴隨走線。Option中勾選Viassegments,可以對過孔進行調整為位置。在Find中只選中via也可以。實現(xiàn)過孔調整。SPB17.0:類似。第54講兩種高速布線形式含T形連接點的網(wǎng)絡走線方法:setup,Drawingoption設置T型連接點的大小。將t型 連接點作為虛擬引腳使用。在使用RountSlide進行修線時,option中勾選Tswithsegments時可以修改T型連接點, 不勾選不改動T型連接點。如果在Find里面只選中Tseg時,可以對T型連接點進行 改動。蛇形走線方法:Rount,DelayTune在Option中的Style是設計走線方式的。對已經(jīng)畫好的線,拉出一個方框,就可以畫出蛇形走線,使用蛇形走線時 注意右邊的延時和相對延時,使其滿足要求。Centered:以畫好的線為中心,對稱的蛇形走線。Gap:走線之間的間距。表示的是線寬的倍數(shù)。一般用默認3倍間距。Coiners:設置蛇形走線的拐角和形狀。修線:RountSlide,在Find中選中Clines可以選中同一個連接網(wǎng)絡的線,ClineSegs,選 中連接線中框住的部分。CustomSmooth:平滑走線。(不好用)MiterByPick:轉角修改。SpreedBetweenVoids:使信號線自動避讓過孔挖空銅層的區(qū)域??梢栽O置信號線避 讓過孔的距離。Gloss:(不常用,不好用)。SPB17.0:1、相同相同基本相同。第55講鋪銅操作Shape,選擇形狀,進行鋪銅。SPB17.0鋪銅設置:Shape,GlobalDynamicParameters,一般使用Rough。Shape,形狀,在Option,選中Etch,選擇層。Type:鋪銅類型(DynamicCopper)。 選擇鋪銅網(wǎng)絡,1.內(nèi)電層鋪銅2.外層鋪銅3.編輯shape的邊界:選擇shape,EditBoundary,在邊界上選取一點,然后在選一個終點, 就可以編輯邊界。Edit,delet,F(xiàn)ind中選中Shape,刪除覆銅。4.指定網(wǎng)絡shape,SelectShapeorvoid,點擊銅皮,右鍵選擇AssignNet,再在Option中的 Assignnetname中選中網(wǎng)絡,然后右鍵done。5.手工void:shape,Manualvoid,選擇挖空形狀。在銅片上設計挖空區(qū)域。6.刪除孤島:Shape,DeleteIslands,在Option中,選擇層,點擊Deletealllayer??梢詣h除 孤島,右鍵Done7.鋪靜態(tài)銅皮:Shape,選擇形狀。在Option中,Type中選擇Staticsolid。然后在圖上畫。8.銅皮的合并:Shape,mergeShapes,逐個點擊要合并的銅片,就可以合并同一個網(wǎng)絡的銅片。銅皮的合并:只要合并同一網(wǎng)絡的銅皮,只能合并同為靜態(tài),或者同為動態(tài)的銅皮。SPB17.0:使用:基本相同。第56講電源層分割高亮顯示電源網(wǎng)絡。先設置顏色,然后在find里面選擇net,more找到相應的電源網(wǎng)絡,點擊Apply,然后回到option中重新選擇一個網(wǎng)絡,在Find里面找到要高亮的網(wǎng)絡,取消前一個網(wǎng)絡,Apply。依次類似操作。最后Done。Add,line,然后在Option中選中AntiEtch,選擇層,選擇轉角,選擇線寬(20mil)。芽茶達到24V一般要40mil。為了不出問題,將電源分割線拉出到板框之外。分割線一 定要封閉。畫完線后進行銅片分割。Edit,SplitPlane,Create,選擇分割的層,選擇Dynamic(動 態(tài)的)點擊Create,高亮顯示讓你設置的銅皮,然后設置網(wǎng)絡,點擊OK。處理孤島。注意:如果在Power層有電源分割之后,在其附近的兩層最好不要有電源層的銅皮。比如,如果POWER層下面一層是Botton層,在Power層分割好之后,在Botton層, 最好不要有電源層的銅皮,這樣會增加電源之間的耦合,增加噪聲。如果要在Botton 上加銅皮,需要在Power層和Botton層之間加一塊地層。第57講后處理:重新編號,backannotate,查看報告,數(shù)據(jù)庫檢查等雜散操作。PCB中重新編號:Logic,AutoRenameRefdes,Rename,More中設置重新編號的參數(shù)。勾選PreserveCurrentPrefixes(保留前綴),RefedsDigits編號位數(shù)點擊Close,然后點擊Remane,就可以重新編號。最好在設計約束規(guī) 則之前就做這個處理。原理圖的回注:Tools,Backannotate,PCBEditor,設置好電路板路徑,點擊upaete Schematic就可以了。查看報告:Tools,Report/QuickReports,檢查是否有遺漏布線:UnconnectedpinsReport 關于銅皮的報告:ShapeDynamicState(看是否為Smooth(已更新),可以到Setup, Drawing Option,勾選Smooth,點擊UpdatetoSmooth更新動態(tài)銅皮)Shapeislands:銅皮孤島,ShapeNonet:未給網(wǎng)絡的銅皮DesignrulesCheckReport:DRC狀態(tài)檢查更新DRC狀態(tài):Tools,UpdateDrc數(shù)據(jù)庫檢查:DatabaseCheck,勾選UpdateallDRC,CheckShapeOutlines,點擊Check。檢查完后點擊Viewlog,看檢查結果。SPB17.0使用:基本類似。其中:Shape的狀態(tài)可以從quickreport中找到,shape的Smooth更新:打開shape->GlobalDynamicShapeParameters,將狀態(tài)改為smooth,然后點擊apply。點擊ok。第58講絲印處理先關閉電氣層,在Manufacturing中打開AutoSilk_Top和Autosilk_Botton的顯示,Apply。生成絲?。篗anufacture,Silkscreen設置,默認設置,點擊Silkscreen。Edit,Change,find里面選中Text,option中Linewidth線寬,TextBlock字體大小,然 后圈中所有的文字。使用Move指令調節(jié)絲印位置。加入文字說明:Add,text。在Option中選擇Manufacturing,選擇Aut

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論