安徽科技學(xué)院《EDA技術(shù)》2021-2022學(xué)年期末試卷

學(xué)校________________班級(jí)____________姓名____________考場(chǎng)____________準(zhǔn)考證號(hào)學(xué)校________________班級(jí)____________姓名____________考場(chǎng)____________準(zhǔn)考證號(hào)…………密…………封…………線…………內(nèi)…………不…………要…………答…………題…………第1頁(yè)，共3頁(yè)安徽科技學(xué)院《EDA技術(shù)》2021-2022學(xué)年期末試卷題號(hào)一二三總分得分一、單選題（本大題共20個(gè)小題，每小題2分，共40分．在每小題給出的四個(gè)選項(xiàng)中，只有一項(xiàng)是符合題目要求的．）1、在EDA中，以下哪個(gè)不是數(shù)字電路的描述方式？（）A.行為描述B.結(jié)構(gòu)描述C.物理描述D.功能描述2、以下哪種EDA工具常用于高速電路板設(shè)計(jì)？（）A.AllegroPCBEditorB.PADSPCBC.AltiumDesignerD.以上都是3、在EDA工具中，用于代碼編輯的常見(jiàn)工具是（）A.Notepad++B.VisualStudioCodeC.UltraEditD.以上都是4、以下哪個(gè)是EDA中常用的時(shí)序收斂方法？（）A.時(shí)鐘樹(shù)綜合B.布局優(yōu)化C.布線調(diào)整D.以上都是5、在VHDL中，用于表示進(jìn)程敏感信號(hào)的關(guān)鍵字是（）A.WAITB.AFTERC.OND.EVENT6、在EDA工具中，用于邏輯等效性檢查的是？（）A.LECB.DFTC.ECOD.P&R7、以下哪個(gè)是EDA中常用的代碼優(yōu)化方法？（）A.資源共享B.流水線設(shè)計(jì)C.邏輯化簡(jiǎn)D.以上都是8、在EDA中，以下哪個(gè)不是ASIC的設(shè)計(jì)方法？（）A.全定制設(shè)計(jì)B.半定制設(shè)計(jì)C.可編程邏輯設(shè)計(jì)D.基于標(biāo)準(zhǔn)單元的設(shè)計(jì)9、在EDA工具中，用于查看設(shè)計(jì)層次結(jié)構(gòu)的功能通常在（）A.ProjectNavigatorB.SchematicEditorC.SimulationToolD.CodeEditor10、以下哪個(gè)不是EDA中的驗(yàn)證方法？（）A.形式驗(yàn)證B.靜態(tài)驗(yàn)證C.動(dòng)態(tài)驗(yàn)證D.隨機(jī)驗(yàn)證11、以下哪個(gè)不是EDA軟件中的仿真類(lèi)型？（）A.行為仿真B.門(mén)級(jí)仿真C.系統(tǒng)級(jí)仿真D.物理仿真12、以下哪種EDA方法可以降低電磁干擾？（）A.合理布線B.屏蔽C.濾波D.以上都是13、在EDA工具中，用于版本控制的常見(jiàn)工具是（）A.GitB.SVNC.MercurialD.以上都是14、在EDA中，綜合的主要目的是（）A.優(yōu)化代碼B.將高級(jí)描述轉(zhuǎn)換為門(mén)級(jí)網(wǎng)表C.檢查語(yǔ)法錯(cuò)誤D.提高運(yùn)行速度15、以下哪種EDA技術(shù)用于提高設(shè)計(jì)的可靠性？（）A.錯(cuò)誤檢測(cè)與糾正B.冗余設(shè)計(jì)C.可靠性建模D.以上都是16、以下哪種EDA技術(shù)常用于高速接口設(shè)計(jì)？（）A.PCIeB.USBC.EthernetD.以上都是17、以下哪種EDA工具常用于模擬電路設(shè)計(jì)？（）A.CadenceB.MentorGraphicsC.SynopsysD.Xilinx18、在FPGA中，CLB指的是（）A.可配置邏輯塊B.時(shí)鐘管理模塊C.輸入輸出模塊D.存儲(chǔ)模塊19、EDA流程中，哪個(gè)階段進(jìn)行設(shè)計(jì)規(guī)則檢查？（）A.布局布線B.物理驗(yàn)證C.邏輯綜合D.功能仿真20、VHDL中，以下哪種操作符用于邏輯與？（）A.ANDB.ORC.NOTD.XOR二、簡(jiǎn)答題（本大題共4個(gè)小題，共40分)1、（本題10分）解釋EDA中如何進(jìn)行芯片的功能安全設(shè)計(jì)。2、（本題10分）解釋EDA中如何進(jìn)行片外存儲(chǔ)器接口的設(shè)計(jì)。3、（本題10分）如何在EDA中進(jìn)行設(shè)計(jì)的安全性考慮？4、（本題10分）簡(jiǎn)述如何在EDA中進(jìn)行智能穿戴設(shè)備電路的設(shè)計(jì)。三、設(shè)計(jì)題（本大題共2個(gè)