數(shù)字電子技術(shù)基礎(chǔ)(第四版)閻石第2章

第二章門電路本章重點(diǎn)內(nèi)容雖然這一章討論的只是門電路的外特性，但無論集成電路內(nèi)部電路多么復(fù)雜，只要它們和這一章所講的門電路具有相同的輸入、輸出電路結(jié)構(gòu)，則這里對(duì)輸人、輸出特性的分析對(duì)它們也同樣適用。因此，這一章是全書對(duì)電路進(jìn)行分析的基礎(chǔ)。本章的重點(diǎn)內(nèi)容包括以下三個(gè)方面:1.半導(dǎo)體二極管和三極管(包括雙極型和MOS型)開關(guān)狀態(tài)下的等效電路和外特性;2.TTL電路的外特性及其應(yīng)用;3.CMOS電路的外特性及應(yīng)用。補(bǔ)：半導(dǎo)體基礎(chǔ)知識(shí)

（參考清華大學(xué)童詩白版模擬電子第四版—1.1）

（第三學(xué)期開設(shè)模擬電子技術(shù)，略講）半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge若溫度上升，將有少數(shù)價(jià)電子克服共價(jià)鍵的束縛成為自由電子，在原來的共價(jià)鍵中留下一個(gè)空位——空穴。兩種載流子自由電子和空穴使本征半導(dǎo)體具有導(dǎo)電能力，但很微弱。半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子1.摻入雜質(zhì)的濃度決定多數(shù)載流子濃度；溫度決定少數(shù)載流子的濃度。2.雜質(zhì)半導(dǎo)體載流子的數(shù)目要遠(yuǎn)遠(yuǎn)高于本征半導(dǎo)體，因而其導(dǎo)電能力大大改善。3.雜質(zhì)半導(dǎo)體總體上保持電中性。半導(dǎo)體基礎(chǔ)知識(shí)（3）PN結(jié)的形成電子和空穴濃度差形成多數(shù)載流子的擴(kuò)散運(yùn)動(dòng)。擴(kuò)散運(yùn)動(dòng)形成空間電荷區(qū)——PN結(jié)，耗盡層?？臻g電荷區(qū)正負(fù)離子之間電位差Uho

——電位壁壘；——

內(nèi)電場；內(nèi)電場阻止多子的擴(kuò)散——

阻擋層。內(nèi)電場有利于少子運(yùn)動(dòng)—漂移。擴(kuò)散運(yùn)動(dòng)使空間電荷區(qū)增大，擴(kuò)散電流逐漸減?。浑S著內(nèi)電場的增強(qiáng)，漂移運(yùn)動(dòng)逐漸增加；當(dāng)擴(kuò)散電流與漂移電流相等時(shí)，PN結(jié)總的電流等于零，空間電荷區(qū)的寬度達(dá)到穩(wěn)定。半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧诱螂妷涸陔妶龅淖饔孟拢嘧颖煌葡蚝谋M層，使得耗盡層變窄，內(nèi)電場被削弱，有利于多子的擴(kuò)散而不利于少子的偏移。多子的擴(kuò)散電流通過回路形成正向電流。耗盡層兩端的電位差變成Uho

–U，Uho一般只有零點(diǎn)幾伏，所以不大的正向電壓U就可以產(chǎn)生相當(dāng)大的正向電流。通常要加限流電阻R。半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧臃聪螂妷和怆妶鍪购谋M層變寬，加強(qiáng)了內(nèi)電場。結(jié)果阻止了多子的擴(kuò)散，但促使少子漂移，在回路中形成反向電流。因?yàn)樯僮拥臐舛群艿?，并在溫度一定時(shí)少子濃度不變，所以，反向電流很小，并且當(dāng)外加電壓超過零點(diǎn)幾伏以后，因少子供應(yīng)有限，他基本上不隨外加電壓的增大而增大，故成為反向飽和電流IS。半導(dǎo)體基礎(chǔ)知識(shí)（5）PN結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波爾茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷第二章門電路2.1概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門……門電路中以高/低電平表示邏輯狀態(tài)的1/0獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍正邏輯：高電平表示1，低電平表示0

負(fù)邏輯：高電平表示0，低電平表示1

2.2半導(dǎo)體二極管和三極管的開關(guān)特性2.2.1半導(dǎo)體二極管的結(jié)構(gòu)和外特性2.2.2半導(dǎo)體三極管的開關(guān)特性（第三學(xué)期開設(shè)模擬電子技術(shù)，略講）（參考清華大學(xué)童詩白版模擬電子第四版—1.2（參考清華大學(xué)童詩白版模擬電子第四版—1.3、1.4）2.2.1半導(dǎo)體二極管的結(jié)構(gòu)和外特性

（Diode）二極管的結(jié)構(gòu)：

PN結(jié)+引線+封裝構(gòu)成PN二極管的開關(guān)特性：高電平：VIH=VCC低電平：VIL=0VI=VIH, D截止，VO=VOH=VCCVI=VIL, D導(dǎo)通，VO=VOL=0.7V二極管的開關(guān)等效電路：二極管的動(dòng)態(tài)電流波形：這是由于在輸入電壓轉(zhuǎn)換狀態(tài)的瞬間，二極管由反向截止到正向?qū)〞r(shí)，內(nèi)電場的建立需要一定的時(shí)間，所以二極管電流的上升是緩慢的；當(dāng)二極管由正向?qū)ǖ椒聪蚪刂箷r(shí)，二極管的電流迅速衰減并趨向飽和電流也需要一定的時(shí)間。由于時(shí)間很短，在示波器是無法看到的。當(dāng)電路處于動(dòng)態(tài)狀態(tài)，即二極管兩端電壓突然反向時(shí)，半導(dǎo)體二極管所呈現(xiàn)的開關(guān)特性稱為動(dòng)態(tài)開關(guān)特性（簡稱動(dòng)態(tài)特性）在輸入信號(hào)頻率較低時(shí)，二極管的導(dǎo)通和截止的轉(zhuǎn)換時(shí)間可以認(rèn)為是瞬間完成的。但在輸入信號(hào)頻率較高時(shí)，此時(shí)間就不能忽略了。將二極管由截止轉(zhuǎn)向?qū)ㄋ璧臅r(shí)間稱為正向恢復(fù)時(shí)間（開通時(shí)間）ton；二極管由導(dǎo)通轉(zhuǎn)向截止所需的時(shí)間稱為反向恢復(fù)時(shí)間（關(guān)斷時(shí)間）tre，兩者統(tǒng)稱為二極管的開關(guān)時(shí)間，一般ton<<tre。tre值很小一般幾納秒。treton一、雙極型三極管的開關(guān)特性 （BJT,BipolarJunctionTransistor）二、場效應(yīng)管（MOS管）的開關(guān)特性

（Field-Effect-Transistor，Metal-Oxide-Semiconductor）2.2.2半導(dǎo)體三極管的開關(guān)特性（Transistor）雙極型三極管的結(jié)構(gòu)管芯+三個(gè)引出電極+外殼基區(qū)薄低參雜發(fā)射區(qū)高參雜集電區(qū)低參雜以NPN為例說明工作原理：當(dāng)VCC>>VBBbe正偏,bc

反偏1.發(fā)射區(qū)小基區(qū)發(fā)射電子的情況。由于發(fā)射結(jié)正向偏置，發(fā)射區(qū)的電子源源不斷的越過發(fā)射結(jié)到達(dá)基區(qū)，同時(shí)，基區(qū)的空穴也會(huì)擴(kuò)散到發(fā)射區(qū)。這兩種電流分別記作IEN和IEP，這兩個(gè)電流實(shí)際方向是相同的，兩個(gè)電流的和就使IE。由于基區(qū)的空穴濃度遠(yuǎn)遠(yuǎn)低于發(fā)射區(qū)電子濃度，所以與電子電流相比，空穴電流是很小的。以NPN為例說明工作原理：當(dāng)VCC>>VBBbe正偏,bc

反偏2.電子在基區(qū)擴(kuò)散和復(fù)合的情況。發(fā)射區(qū)注入基區(qū)的電子，由于濃度有差別，要繼續(xù)想集電區(qū)擴(kuò)散。擴(kuò)散過程中，部分電子與基區(qū)中的空穴復(fù)合而消失，形成IBN，由于基區(qū)很薄且空穴的濃度很低，只有一小部分電子與空穴復(fù)合。以NPN為例說明工作原理：當(dāng)VCC>>VBBbe正偏,bc

反偏3.電子被集電結(jié)收集的情況。由于集電結(jié)是反向偏置，基區(qū)擴(kuò)展到集電結(jié)邊沿的電子在電場的作用下很容易偏移過集電結(jié)，到達(dá)集電區(qū)，形成電流ICN。4.集電極的反向電流。集電區(qū)和基區(qū)的平衡少子在集電結(jié)反向電壓的作用下，形成反向飽和電流ICBO。以NPN為例說明工作原理：當(dāng)VCC>>VBBbe正偏,bc

反偏I(xiàn)E=ICN+IBN+IEP=IEN+IEPIC=ICN+ICBOIB=IEP+IBN－ICBO1、三級(jí)管的輸入特性曲線（NPN）VON

：開啟電壓硅管，0.5~0.7V鍺管，0.2~0.3V近似認(rèn)為:VBE<VONiB=0VBE≥VONiB

的大小由外電路電壓，電阻決定

2、三級(jí)管的輸出特性固定一個(gè)IB值，即得一條曲線，在VCE>0.7V以后，基本為水平直線特性曲線分三個(gè)部分放大區(qū)（發(fā)射結(jié)正偏，集電結(jié)反偏）：條件VCE>0.7V,iB>0,iC隨iB成正比變化，ΔiC=βΔiB飽和區(qū)（集電結(jié)正偏）：條件VCE<0.7V,iB>0,VCE很低，ΔiC

隨ΔiB增加變緩，趨于“飽和”截止區(qū)（發(fā)射結(jié)反偏）：條件VBE=0V,iB=0,iC=0,c—e間“斷開”3、雙極型三極管的基本開關(guān)電路：只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL工作狀態(tài)分析：圖解分析法：當(dāng)iB確定以后，與iB對(duì)應(yīng)的一條輸出特性曲線和負(fù)載線的交點(diǎn)就使開關(guān)電路實(shí)際所處的工作點(diǎn)。這一點(diǎn)對(duì)應(yīng)的iC和vCE值也就是所求的集電極電流和輸出電壓的數(shù)值。4、三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)5、動(dòng)態(tài)開關(guān)特性：從二極管已知，PN結(jié)存在電容效應(yīng)（勢壘電容和擴(kuò)散電容）故：在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變化將滯后于VI，則VO的變化也滯后于VI二、MOS管的開關(guān)特性1、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層氧化物層0.1um半導(dǎo)體層PN結(jié)金屬-氧化物-半導(dǎo)體場效應(yīng)管Metal-OxideSemiconductorFieldEffectTransistor以N溝道增強(qiáng)型為例：絕緣柵場效應(yīng)管利用UGS

來控制“感應(yīng)電荷”的多少，改變由這些“感應(yīng)電荷”形成的導(dǎo)電溝道的狀況，以控制漏極電流ID。以N溝道增強(qiáng)型為例：當(dāng)VDS=0時(shí)，VGS=0時(shí)，D-S間是兩個(gè)背向PN結(jié)串聯(lián)，iD=0加上+VGS，VGS<VGS

(th)，柵極金屬層將聚集正電荷，它們排斥P型襯底靠近SiO2一側(cè)的空穴，形成由負(fù)離子組成的耗盡層。增大VGS耗盡層變寬。（a）圖.VGS>VGS(th),由于吸引了足夠多P型襯底的電子，會(huì)在耗盡層和SiO2之間形成可移動(dòng)的表面電荷層，這樣D-S間形成導(dǎo)電溝道（N型層）因?yàn)閂DS=0，所以ID=0。（b）圖。可見VGS的大小控制導(dǎo)電溝道的寬度。開啟電壓以N溝道增強(qiáng)型為例：當(dāng)VDS>0，且VGS>VGS

(th)

時(shí)：逐漸加大VDSVDS<VGS-VGS(th):漏極形成電流ID沿溝道產(chǎn)生的壓降使得溝道與柵極之間的電壓不相等該電壓削弱了柵極中正電荷電場的作用,使得溝道從極到源漏極逐漸變窄，導(dǎo)電溝道呈現(xiàn)一個(gè)楔形。如圖（a）VDS=VGS-VGS(th)：溝道在漏極附近出現(xiàn)夾斷點(diǎn)，成為預(yù)夾斷。如圖（b）VDS>VGS-VGS(th)：夾斷區(qū)延長。如圖（c）。實(shí)際上夾斷區(qū)并不是完全將溝道夾斷，而是允許電子在它的窄縫中宜較高的速度流過。當(dāng)VDS繼續(xù)增大，夾斷區(qū)也隨之延長，從而限制了ID的增加，形成ID雖略有增加但基本恒定的特點(diǎn)。從外部看，ID幾乎不隨VDS的增大而變化，管子處于衡流區(qū)，這是ID的大小取決于VGS。有點(diǎn)像可控恒流源。2、輸入特性和輸出特性輸入特性：因?yàn)闁艠OG與襯底B被二氧化硅絕緣層隔離，即使加上VGS，柵極電流也為0；看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。輸出特性：

iD

=f(VDS)對(duì)應(yīng)不同的VGS下得一族曲線柵源輸入回路漏源輸出回路共源接法漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)可變電阻區(qū)恒流區(qū)夾斷區(qū)漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)：VGS<VGS(th)，漏極D和源極S之間沒有形成導(dǎo)電溝道，iD=0,D-S間電阻ROFF>109Ω?？勺冸娮鑵^(qū)恒流區(qū)夾斷區(qū)漏極特性曲線（分三個(gè)區(qū)域）當(dāng)VGS>VGS(th)，漏極D和源極S之間形成導(dǎo)電溝道，iD>0?？煞殖桑汉懔鲄^(qū)和可變電阻區(qū)。虛線左邊為可變電阻區(qū)。可變電阻區(qū)恒流區(qū)夾斷區(qū)漏極特性曲線（分三個(gè)區(qū)域） 可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS一定時(shí)，具有類似線性電阻的性質(zhì)。 這個(gè)電阻受VGS控制、可變。可變電阻區(qū)恒流區(qū)夾斷區(qū)漏極特性曲線（分三個(gè)區(qū)域）恒流區(qū)：已知

iD

基本上由VGS決定，與VDS關(guān)系不大可變電阻區(qū)恒流區(qū)夾斷區(qū)MOS管的基本開關(guān)電路開關(guān)等效電路OFF，截止?fàn)顟B(tài)ON，導(dǎo)通狀態(tài)截止時(shí)，D-S間的內(nèi)阻ROFF非常大，故截止?fàn)顟B(tài)下的等效電路可以用斷開的開關(guān)代替。如圖（a）。導(dǎo)通時(shí)，內(nèi)阻RON大約在1K以內(nèi)，而去與vGS數(shù)值有關(guān)，有不能忽略。故在圖（b）中畫出了。CI代表柵極的輸入電容。約幾皮法。動(dòng)態(tài)狀態(tài)下，漏極電流iD的變化和輸出電壓vDS的變化都將滯后與輸入電壓的變化。5、MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道UGS=0時(shí)漏源間存在導(dǎo)電溝道稱耗盡型場效應(yīng)管；UGS=0時(shí)漏源間不存在導(dǎo)電溝道稱增強(qiáng)型場效應(yīng)管。2.3最簡單的與、或、非門電路2.3.1二極管與門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為02.3.2二極管或門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為0二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路2.3.3三極管非門（反相器）三極管的基本開關(guān)電路就是非門

實(shí)際應(yīng)用中，為保證 VI=VIL時(shí)T可靠截止，常在 輸入接入負(fù)壓,這樣即使輸 入電壓低電平稍大于零，也 能使得三極管的基極為負(fù)電位。

參數(shù)合理？VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T截止，VO=VOLVI為高電平的時(shí)候，三極管應(yīng)工作在深度飽和狀態(tài)，以使得輸出電平接近于0。故應(yīng)保證IB>IBS例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理5V-8V3.3K10K1Kβ=20VCE(sat)=0.1VVIH=5VVIL=0V例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效的VB與RB電路當(dāng)當(dāng)又因此，參數(shù)設(shè)計(jì)合理2.4TTL門電路（Transistor-TransistorLogic）TTL門電路（Transistor-TransistorLogic）因?yàn)檩斎牒洼敵龆司鶠槿龢O管結(jié)構(gòu)，所以稱為三極管—三極管邏輯電路，簡稱TTL電路。TTL邏輯器件分成54系列和74系列兩大類，其電路結(jié)構(gòu)、邏輯功能和電氣參數(shù)完全相同。不同的是54系列工作環(huán)境溫度、電源工作范圍比74系列的寬。74系列工作環(huán)境溫度為00C～700C,電源電壓工作范圍為5V±5%；而54系列工作環(huán)境溫度為－550C～+1250C,電源電壓工作范圍為5V±10%.2.4TTL門電路（Transistor-TransistorLogic）2.4.1TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè)

當(dāng)VI=VIL=0.2V，T1導(dǎo)通，VB1=VIL+VON=0.9V。VB1=0.9V，T2截止，T1集電極回路電阻是R2和T2的BC結(jié)反向電阻之和，非常大，T1集電結(jié)正偏，T1工作在深度飽和狀態(tài),VCE(set)=0,T1集電極電路極小忽略。T2截止，VC2為高電平，VE2為低電平,T4導(dǎo)通，T5截止，VO=VOH。vo＝VOH≈VCC

－IC2R2－2VON

≈3.4V2.4TTL門電路（Transistor-TransistorLogic）2.4.1TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè)

當(dāng)VI=VIH=3.4V，T1導(dǎo)通，T2導(dǎo)通，T5導(dǎo)通，VB1=3VON=2.1V。T2導(dǎo)通，VC2降低，VE2為升高,T4截止，T5導(dǎo)通，VO=VOL。vo＝VOL≈VCE（sat）≈0.2V特點(diǎn)：①T1處于“倒置”狀態(tài)，其電流放大系數(shù)遠(yuǎn)遠(yuǎn)小于1②.推拉式輸出結(jié)構(gòu)由T4和T5構(gòu)成TTL反相器推拉式輸出，在輸出為高電平時(shí)，T4導(dǎo)通，T5截止；在輸出為低電平時(shí)，T4截止，T5導(dǎo)通。由于T4和T5總有一個(gè)導(dǎo)通，一個(gè)截止，這樣就降低輸出級(jí)的功耗，提高帶負(fù)載能力。當(dāng)輸出為高電平時(shí)，其輸出阻抗低，具有很強(qiáng)的帶負(fù)載能力，可提供5mA的輸出電流當(dāng)輸出為低電平時(shí)。其輸出阻抗小于100Ω,可灌入電流14mA，也有較強(qiáng)的驅(qū)動(dòng)能力。③二極管D1是輸入級(jí)的鉗位二極管，作用：a.抑制負(fù)脈沖干擾；b.保護(hù)T1發(fā)射極，防止輸入為負(fù)電壓時(shí)，電流過大，它可允許最大電流為20mA。二、電壓的傳輸特性二、電壓的傳輸特性二、電壓的傳輸特性需要說明的幾個(gè)問題：

三、輸入噪聲容限從電壓傳輸特性看，當(dāng)輸入電壓vI偏離正常低電平（0.2V）升高，在一定范圍內(nèi)，輸出高電平并不立刻改變。同樣當(dāng)輸入電壓偏離正常高電平（3.4V）降低，在一定范圍內(nèi)，輸出低電平并不立刻改變

在保證輸出高、低電平基本不變（或者說變化大小不超出允許范圍）的條件下，輸入電平的允許波動(dòng)的范圍稱為輸入端抗干擾容限（噪聲容限）。分為輸入為高電平噪聲容限VNH和輸入為低電平噪聲容限VNL。三、輸入噪聲容限其輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL的計(jì)算方法為74系列典型值為：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,對(duì)于TTL反相器，輸入電流隨輸入電壓的變化關(guān)系，稱為輸入特性，其輸入端的等效電路如圖所示。2.4.1TTL反相器的電路結(jié)構(gòu)和工作原理一、輸入特性a.當(dāng)輸入為低電平時(shí)，即vI＝0.2V，若VCC＝5V，則TTL反相器的輸入電流為當(dāng)vI＝0時(shí)此電流IIS稱為輸入短路電流，在TTL門電路手冊中給出，由于和輸入電流值相近，故分析和計(jì)算時(shí)代替IIL。一、輸入特性b.當(dāng)輸入為高電平時(shí)，即vI＝3.4V，T1管處于vBC>0、vBE<0，處于倒置狀態(tài)，只有很小的反向飽和電流IIH，對(duì)于74系列的TTL門電路，IIH在40μA以下TTL反相器的靜態(tài)輸入特性如圖圖2.4.5TTL反相器的輸入特性IISD1導(dǎo)通輸入低電平輸入高電平一、輸入特性二、輸出特性對(duì)于TTL反相器，輸出電壓與輸出電流的關(guān)系，稱為輸入特性，其輸入端的等效電路如圖2.4.6所示。分為高電平輸出特性和低電平輸出特性。1.高電平輸出特性當(dāng)輸出為vO＝VOH時(shí)，T4、D2導(dǎo)通，T5截止，等效電路如圖所示。T4工作在射極輸出狀態(tài)，輸出電阻很小。其高電平輸出特性曲線如圖在

iL<5mA時(shí)，由于T4為射極輸出，故輸出電阻低，輸出電壓vo幾乎不隨負(fù)載電流變化。iL>5mA時(shí)，R4壓降也隨之加大，b-c結(jié)變?yōu)檎琓4進(jìn)入飽和狀態(tài)，輸出電壓vo隨負(fù)載電流變化幾乎線性下降。由于功耗限制，手冊上的高電平輸出電流要遠(yuǎn)小于5mA，74系列最大為IOH（max）＝－0.4mA。二、輸出特性2.低電平輸出特性當(dāng)輸出為vO＝VOL時(shí)，T4、D2截止，T5導(dǎo)通，等效電路如圖二、輸出特性其低電平輸出特性曲線如圖二、輸出特性3.扇出系數(shù)（Fan-out）的計(jì)算扇出系數(shù)就是一個(gè)門電路驅(qū)動(dòng)同類型門電路的個(gè)數(shù)。也就是表示門電路的帶負(fù)載能力。例3.5.2如圖3.5.18所示電路中，已知74系列的反相器輸出高低電平為VOH≥3.2V,VOL≤0.2V。IOLIIL解：首先計(jì)算VOL=0.2V時(shí)驅(qū)動(dòng)的門電路數(shù)。

由圖2.4.9可知，VOL=0.2V時(shí)，輸出低電平電流為IOL（max）＝16mA。由圖2.4.5可知，VI=0.2V時(shí)，輸入低電平電流IIL＝－1mA，

其次，再計(jì)算保證VOH≥3.2V時(shí)驅(qū)動(dòng)的門電路數(shù)故取N＝10，即門G1可帶同類門的個(gè)數(shù)為10個(gè)IOHIIH由圖2.4.7可知，VOH=3.2V時(shí)，輸出高電平電流IOH＝－7.5mA，但是手冊上又規(guī)定IOH<0.4mA，故IOH≤0.4mA。(功耗的原因)由圖2.4.5可知，VOH=3.2V時(shí)，輸入高電平電流IIH＝40uA。四、輸入端的負(fù)載特性在實(shí)際使用時(shí)，有時(shí)需要在輸入端和地之間或輸入端和信號(hào)源低電平之間接入電阻RP。如圖2.4.11所示由圖可知，RP上的壓降即為反相器的輸入電壓vI，即在RP<<R1（較小）的條件下，vI隨RP幾乎線性上升。但當(dāng)vI上升到1.4V以后，T2和T5的發(fā)射結(jié)同時(shí)導(dǎo)通，將vB1鉗位在2.1V左右，此時(shí)vI不再隨RP的增加而上升。VCCR1kΩ4T1be2be5IvIi圖2.4.11TTL反相器輸入端經(jīng)電阻接地時(shí)的等效電路RPTTL反相器輸入端負(fù)載特性曲線如圖2.4.12所示。1.02.0VvI/WKRP/1.02.00圖2.4.12TTL反相器輸入端負(fù)載特性在RP<<R1（較小）的條件下，vI隨RP幾乎線性上升。但當(dāng)vI上升到1.4V以后，T2和T5的發(fā)射結(jié)同時(shí)導(dǎo)通，將vB1鉗位在2.1V左右，此時(shí)vI不再隨RP的增加而上升。解：vo1=VOH時(shí)，若使vI2≥VIH（min）

，則例2.4.2在圖2.4.13所示電路中，為保證門G1輸出的高低電平能正確地傳送倒門G2地輸入端，要求當(dāng)vo1=VOH時(shí)，vI2≥VIH（min）；當(dāng)vo1=VOL時(shí)，vI2≤VIL（max）。試計(jì)算RP最大允許值。已知G1、G2均為74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μAG1G2RP1ov2Iv圖2.4.13例2.4.2電路當(dāng)vo1=VOL時(shí)，G2門的輸入管T1導(dǎo)通，如圖，若使vI2≤VIL（max），則故取RP＝0.69kΩ，也就是說G1和G2間串聯(lián)的電阻不應(yīng)大于690Ω。G1G2RP1ov2Iv圖2.4.13例2.4.2電路G2輸入低電平時(shí)等效電路圖2.4.3TTL反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間1、現(xiàn)象：輸出電壓的波形比輸入信號(hào)滯后，且波形的上升沿和下降沿也變壞。輸入電壓波形滯后與輸入電壓波形的時(shí)間叫做傳輸延遲時(shí)間。tPHL－輸出信號(hào)下降到Vm

/2相對(duì)于輸入信號(hào)上升到Vm

/2之間的延遲時(shí)間tPLH－輸出信號(hào)上升到Vm

/2相對(duì)于輸入信號(hào)下降到Vm

/2之間的延遲時(shí)間2、原因：結(jié)電容和寄生電容的存在。TTL門的平均傳輸延時(shí)為3~40ns二、交流噪聲容限

TTL電路中，三極管的開關(guān)時(shí)間和分布電容的充放電，因而輸入信號(hào)狀態(tài)變化必須有足夠的變化幅度和作用時(shí)間才能使輸出狀態(tài)變化。為使得輸出狀態(tài)改變所需要的脈沖幅度將遠(yuǎn)大于信號(hào)為直流時(shí)所需要的信號(hào)變化幅度。當(dāng)輸入信號(hào)為窄脈沖，且脈沖寬度接近于tpd（傳輸延遲時(shí)間）時(shí)，輸出變化跟不上，變化很小，因此交流噪聲容限遠(yuǎn)大于直流噪聲容限下圖是輸入為不同寬度的窄脈沖時(shí)TTL反相器交流噪聲容限。

TW表示輸入脈沖寬度VNA表示輸入脈沖幅度二、交流噪聲容限（b）負(fù)脈沖噪聲容限（a）正脈沖噪聲容限將輸出為高電平由額定值降到2.0V時(shí)輸入正脈沖的幅度稱為正脈沖噪聲容限，如圖將輸出為低電平由額定值上升到0.8V時(shí)輸入負(fù)脈沖的幅度稱為負(fù)脈沖噪聲容限，如圖

TTL門電路傳輸延遲時(shí)間<50ns,故輸入脈沖寬度達(dá)到微秒時(shí)，按直流信號(hào)處理。三、電源的動(dòng)態(tài)尖峰電流TTL穩(wěn)態(tài)下，輸入電平不同時(shí)，從電源所取的電流不同2、動(dòng)態(tài)尖峰電流VO由低變高的過度過程中，T5原來工作在深度飽和狀態(tài)，T4的導(dǎo)通必然先于T5的截止，這樣就形成了短時(shí)間的T4和T5同時(shí)導(dǎo)通,有很大的瞬時(shí)電流經(jīng)過T4和T5，電源電流出現(xiàn)尖峰脈沖。影響1：使得電源的平均電流增加了。信號(hào)重復(fù)頻率越高、門電路傳輸延遲時(shí)間tPLH越長，電流平均值增加越多。影響2：系統(tǒng)中有許多電路同時(shí)轉(zhuǎn)換工作狀態(tài)時(shí)，電源的瞬時(shí)尖峰電流數(shù)值很大，尖峰電流通過電源線和地線以及電源內(nèi)阻形成一個(gè)系統(tǒng)內(nèi)部的噪聲源。系統(tǒng)設(shè)計(jì)時(shí)，應(yīng)采取措施抑制該噪聲。經(jīng)過計(jì)算可知，工作TTL工作頻率較高時(shí)不能忽視尖峰電流對(duì)電源平均電流的影響。2.4.4其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門2.4.4其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門注意：1.由于與非門電路結(jié)構(gòu)和電路參數(shù)與反相器相同，故反相器的輸出特性也適用于與非門；2.在計(jì)算與非門每個(gè)輸入端的輸入電流時(shí)，應(yīng)根據(jù)輸入端的不同工作狀態(tài)分別對(duì)待。若輸入端接低電平時(shí)，輸入電流的計(jì)算和反相器相同若輸入端接高電平，T1的兩個(gè)發(fā)射結(jié)反偏，故輸入電流為單個(gè)輸入端高電平輸入電流的2倍。2.或非門3.與或非與或門相比，輸入管T1和T

1都是多發(fā)射極的三極管，構(gòu)成與門電路，其輸出為4.異或門注：與門和或門是在與非門和或非門的基礎(chǔ)上加了一級(jí)反相器構(gòu)成。二、集電極開路的門電路如圖所示將推拉式TTL與非門的輸出端并聯(lián)當(dāng)某一門的輸出端為低電平，如Y2=0,則當(dāng)Y1=1時(shí)，會(huì)有G1門的電流通過G2門的T5管，這個(gè)電流遠(yuǎn)遠(yuǎn)超過正常工作電路，有可能使G2門的T5管損壞。二、集電極開路的門電路1、推拉式輸出電路結(jié)構(gòu)的局限性①輸出端不能并聯(lián)使用。②電源已經(jīng)確定，輸出的高電平也就固定，因而無法滿足對(duì)不同高低電平的要求。輸出電平不可調(diào).③推拉式電路也不能滿足驅(qū)動(dòng)較大電流，較高電壓的負(fù)載的要求。負(fù)載能力不強(qiáng)，尤其是高電平輸出。為了使TTL與非門能實(shí)現(xiàn)線與功能，把輸出級(jí)的去掉T3、T4管，使T5管的集電極開路，就構(gòu)成集電極開路門，即OC門。為了使TTL與非門能實(shí)現(xiàn)線與功能，把輸出級(jí)的去掉T3、T4管，使T5管的集電極開路，就構(gòu)成集電極開路門，即OC門。2、OC門的結(jié)構(gòu)特點(diǎn)

OC門工作時(shí)需外接負(fù)載和電源，如圖OC門實(shí)現(xiàn)的線與若利用OC門實(shí)現(xiàn)線與功能，則將幾個(gè)OC門的輸出并聯(lián)起來用一個(gè)上拉電阻即可。3、外接負(fù)載電阻RL的計(jì)算外接電阻RL的取值合適與否，決定驅(qū)動(dòng)門輸出電平是否在允許值之內(nèi)當(dāng)輸出為高電平時(shí)，所有的驅(qū)動(dòng)管都截止。RL取值不能太大，否則VOH會(huì)降低，小于VOH（min），如圖所示。a.驅(qū)動(dòng)管輸出為高電平時(shí)輸出為高電平的情況VOHIOHIIH3、外接負(fù)載電阻RL的計(jì)算則VOHIOHIIH其中：n－驅(qū)動(dòng)管的個(gè)數(shù)

m－負(fù)載管輸入端的個(gè)數(shù)IOH－每個(gè)OC門T5管截止時(shí)的漏電流；IIH－負(fù)載門每個(gè)輸入端的高電平輸入電流b.驅(qū)動(dòng)管輸出為低電平時(shí)當(dāng)驅(qū)動(dòng)管輸出為低電平時(shí)，若只有一個(gè)驅(qū)動(dòng)門的T5管導(dǎo)通，則RL取值不能太小，否則VOL會(huì)提高，大于VOL（max），如圖所示則：圖3.5.41輸出為高電平的情況VOLIOLIIL其中：m

－負(fù)載管短路電流的個(gè)數(shù)；IOL－OC門T5管導(dǎo)通時(shí)的電流；IIL－負(fù)載門每個(gè)輸入端的短路輸入電流4、OC門的應(yīng)用a.實(shí)現(xiàn)與或非邏輯－線與線與電路，其輸出為實(shí)現(xiàn)電路比較簡單b.電平轉(zhuǎn)換與OD門一樣，由于OC門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。c.實(shí)現(xiàn)數(shù)據(jù)采集如圖,可實(shí)現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送一般TTL與非門的電平為0~3.6V,若需要邏輯電平為0~12V的邏輯電平，只要將負(fù)載電阻接到12V電源即可，其電路如圖所示4、OC門的應(yīng)用例2.4.4試為圖2.3.35電路中的外接電阻RL選定合適的阻值。已知G1、G2為OC門，輸出管截止時(shí)的漏電流為IOH＝200μA，輸出管導(dǎo)通時(shí)允許的最大負(fù)載電流為IOLmax＝16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流為IIL＝1mA，高電平輸入電流為IIH＝40μA。，要求OC門的高電平VOH≥3.0V，低電平VOL≤0.4V.解：當(dāng)輸出為高電平時(shí)＆＆＆＆＆CCV￠LRABCDG1G2G3G4G5Y圖2.4.30例2.4.4的電路5V當(dāng)輸出為低電平時(shí)＆＆＆＆＆CCV￠LRABCDG1G2G3G4G5Y圖2.4.30例2.4.4的電路5VRL應(yīng)在2.63Ω與0.35Ω之間。三、三態(tài)輸出門（ThreestateOutputGate,TS）三態(tài)TTL與非門又叫三態(tài)門，它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點(diǎn)是除了輸出高、低電平兩個(gè)狀態(tài)外，還有第三種狀態(tài)，即高阻狀態(tài)。其典型電路如圖2.4.31所示它與普通與非門電路的主要差別是輸入級(jí)多了一個(gè)使能端EN和一個(gè)二極管D。1.電路結(jié)構(gòu)三、三態(tài)輸出門（ThreestateOutputGate,TS）三態(tài)門的用途

TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu)，如圖所示2.4.5TTL電路的改進(jìn)系列

為了滿足用戶的要求，即提高工作速度和降低功耗兩個(gè)方面，在74系列邏輯門電路的基礎(chǔ)上，出現(xiàn)了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面簡單介紹它們的電路結(jié)構(gòu)和電氣特性。門電路的綜合性能指標(biāo)－dp積：將傳輸延遲時(shí)間tpd和功耗P的乘積稱為dp積，即對(duì)于門電路，dp值越小越好，說明門電路速度快，功耗低。一、高速系列74H/54H（High-SpeedTTL）電路的改進(jìn)(1)輸出級(jí)采用復(fù)合管（減小輸出電阻Ro）(2)減少各電阻值2.性能特點(diǎn)速度提高（）的同時(shí)功耗也增加（）2.4.5TTL電路的改進(jìn)系列（自學(xué)）

（改進(jìn)指標(biāo)：)二、肖特基系列74S/54S（SchottkyTTL）電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2.性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒有線性區(qū)，功耗增大三、低功耗肖特基系列

74LS/54LS（Low-PowerSchottkyTTL）四、74AS,74ALS（AdvancedLow-PowerSchottkyTTL）。。。2.5其他類型的雙極型數(shù)字集成電路*DTL：輸入為二極管門電路，速度低，已經(jīng)不用HTL：電源電壓高，Vth高，抗干擾好，已被CMOS替代ECL：非飽和邏輯，速度快，用于高速系統(tǒng)I2L：屬飽和邏輯，電路簡單，用于LSI內(nèi)部電路。。。2.6CMOS門電路（Complementary）2.6.1CMOS反相器及工作原理一、電路結(jié)構(gòu)其中T1為P溝道增強(qiáng)型MOS管，T2為N溝道增強(qiáng)型MOS管.它們構(gòu)成互補(bǔ)對(duì)稱電路當(dāng)vI＝VIL＝0為低電平時(shí)，T2截止，T1管導(dǎo)通，輸出電壓為高電平，即當(dāng)vI＝VIH＝VDD為高電平時(shí)，T2導(dǎo)通，T1管截止，輸出電壓為低電平，即特點(diǎn)

1.無論vI是高電平還是低電平，T1和T2管總是一個(gè)導(dǎo)通一個(gè)截止的工作狀態(tài)，稱為互補(bǔ)，這種電路結(jié)構(gòu)CMOS電路；2.由于無論輸入為低電平還是高電平，T1和T2總是有一個(gè)截止的，其截止電阻很高，故流過T1和T2的靜態(tài)電流很小，故其靜態(tài)功耗很小。二、電壓傳輸特性和電流傳輸特性反相器電壓傳輸特性是輸出電壓vo和輸入vI之間的關(guān)系曲線，如圖2.6.2所示。并設(shè)圖2.6.2CMOS反相器的電壓傳輸特性1.電壓傳輸特性AB段：輸入低電平T1管導(dǎo)通，T2截止，輸出電壓為高電平，即CD段：輸入高電平圖2.6.2CMOS反相器的電壓傳輸特性T1管截止，T2導(dǎo)通，輸出電壓為低電平，即BC段：圖2.6.2

CMOS反相器的電壓傳輸特性T1、T2同時(shí)導(dǎo)通，若T1、T2參數(shù)完全相同，則2.電流傳輸特性圖2.6.3

CMOS反相器的電流傳輸特性AB段：輸入低電平T1管導(dǎo)通，T2截止，T2內(nèi)阻非常大，輸出漏極電流近似為零電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線，如圖2.6.3所示。也分成三段：CD段：輸入高電平T1管截止，T1內(nèi)阻非常大，T2導(dǎo)通，輸出漏極電流近似為零圖2.6.3

CMOS反相器的電流傳輸特性BC段：圖2.6.3

CMOS反相器的電流傳輸特性T1、T2同時(shí)導(dǎo)通，有電流iD同時(shí)通過，且在vI＝VDD/2附近處，漏極電流最大，故在使用輸入電壓不應(yīng)長時(shí)間工作在這段，以防由于功耗過大而損壞。三、輸入端噪聲容限圖2.6.2CMOS反相器的電壓傳輸特性由圖3.3.11CMOS反相器的電壓傳輸特性可知，在輸入電壓vI偏離正常低電平或高電平時(shí)，輸出電壓vo并不隨之馬上改變，允許輸入電壓有一定的變化范圍。輸入端噪聲容限：是指在保證輸出高、低電平基本不變（不超過規(guī)定范圍）時(shí)，允許輸入信號(hào)高、低電平的波動(dòng)范圍1.定義：輸入噪聲容限和電源電壓VDD有關(guān)，當(dāng)VDD增加時(shí)，電壓傳輸特性右移，如圖2.6.4所示結(jié)論：可以通過提高VDD來提高噪聲容限2.6.2CMOS反相器的靜態(tài)輸入/出特性

CMOS反相器的靜態(tài)（不考率輸入輸出延遲）輸入和輸出特性為輸入端和輸出端的伏安特性一、輸入特性輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關(guān)系。由于MOS管的柵極和襯底之間存在SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對(duì)由MOS管所組成的CMOS電路，必須采取保護(hù)措施。2.6.2CMOS反相器的靜態(tài)輸入/出特性其中D1和D2，正向?qū)▔航禐閂DF＝0.5V～0.7V，反向擊穿電壓約為30V，D2為分布式二極管，可以通過較大的電流，RS的值一般在1.5~2.5KΩ之間。C1和C2為T1和T2的柵極等效電容圖2.6.6為CMOS反相器的兩種常用保護(hù)電路在輸入信號(hào)正常工作范圍內(nèi)，即0≤vI≤VDD，輸入端保護(hù)電路不起作用。當(dāng)vI

>VDD+VDF時(shí)，D1導(dǎo)通，將柵極電位vG鉗位在VDD+VF，而當(dāng)vI

<-VF時(shí)，D2導(dǎo)通，將柵極電位vG鉗位在－VF，這樣使得C1、C2不會(huì)超過允許值。其輸入特性如圖2.6.7所示圖2.6.7

CMOS反相器的輸入特性D1、D2截止D1或D2導(dǎo)通D1或D2導(dǎo)通二、輸出特性在輸入為高電平，即vI＝VIH＝VDD時(shí)，此時(shí)T1截止，T2導(dǎo)通，如圖2.6.8所示，電流從負(fù)載注入T2，輸出電壓VOL隨電流增加而提高。二、輸出特性由于T2導(dǎo)通內(nèi)阻與VGS大小有關(guān)，VGS2越大導(dǎo)通內(nèi)阻越?。贿@樣同樣的IOL下，VDD越大，T2導(dǎo)通時(shí)的VGS2越大，導(dǎo)通內(nèi)阻越小，VOL越小。二、輸出特性輸出高電平時(shí)，T1導(dǎo)通，IOH是從門電路的輸出端流出，與規(guī)定反向相反，故為負(fù)值。VOH=VDD-T1導(dǎo)通壓降。隨IOH增加，T1導(dǎo)通壓降加大，VOH減小。二、輸出特性MOS管導(dǎo)通內(nèi)阻與VGS有關(guān)，所以同樣的IOH下，VDD越高，T1導(dǎo)通時(shí)，VGS1越負(fù)，T1導(dǎo)通內(nèi)阻越小，VOH也就下降的越少。2.6.3CMOS反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間二、交流噪聲容限圖2.6.14交流噪聲容限在不同VDD時(shí)交流噪聲容限與噪聲電壓作用時(shí)間的關(guān)系交流噪聲容限是在窄脈沖作用下，輸入電壓允許變化的范圍。傳輸延遲時(shí)間越長，交流噪聲容限越大；而傳輸延遲時(shí)間與電源電壓和負(fù)載電容有關(guān)，所以交流噪聲容限也受電源電壓和負(fù)載電容的影響

二、交流噪聲容限圖2.6.14交流噪聲容限在不同VDD時(shí)交流噪聲容限與噪聲電壓作用時(shí)間的關(guān)系它反映CMOS反相器的動(dòng)態(tài)抗干擾能力。其中tw

是脈沖寬度。交流噪聲容限是在窄脈沖作用下，輸入電壓允許變化的范圍，圖2.6.14是輸入為不同寬度窄脈沖時(shí)CMOS反相器的交流噪聲容限曲線。即VNA=f（tw）由于電路中存在著開關(guān)時(shí)間和分布電容的充放電過程，因而門電路輸出狀態(tài)的改變，直接與輸入脈沖信號(hào)的幅度和寬度有關(guān)，當(dāng)輸入脈沖信號(hào)的寬度接近于門電路傳輸延遲時(shí)間的情況下，則需要較大的輸入脈沖幅度才能使電路的輸出發(fā)生變化。也就是說門電路對(duì)窄脈沖的噪聲容限要高于直流噪聲容限。三、動(dòng)態(tài)功耗當(dāng)CMOS反相器從一種穩(wěn)定工作狀態(tài)突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)過程中，將產(chǎn)生附加的功耗，稱為動(dòng)態(tài)功耗。它包括對(duì)負(fù)載電容充放電的功耗PC和在兩個(gè)管子同時(shí)導(dǎo)通時(shí)的功耗PT。三、動(dòng)態(tài)功耗兩個(gè)管子同時(shí)導(dǎo)通時(shí)的功耗PT為可見，ITAV與輸入信號(hào)的上升時(shí)間、下降時(shí)間和重復(fù)頻率有關(guān)。輸入信號(hào)的重復(fù)頻率越高、上升和下降時(shí)間越長，PT越大。VDD越大，PT也越大。三、動(dòng)態(tài)功耗

三、動(dòng)態(tài)功耗

CMOS反相器的總功耗靜態(tài)功耗和動(dòng)態(tài)功耗之和，即其中：PS－靜態(tài)功耗，由于穩(wěn)定時(shí)無論輸入是高電平還是低電平，總有一個(gè)管子是截止的，故靜態(tài)功耗很小，故在計(jì)算總功耗時(shí)，一般只計(jì)算動(dòng)態(tài)功耗。2.6.4其他類型的CMOS門電路一、其他邏輯功能的門電路1.與非門如圖2.6.18所示，T1、T3為兩個(gè)并聯(lián)的PMOS，T2、T4為兩個(gè)串聯(lián)的NMOS*A、B有一個(gè)為“0”時(shí)，T2、T4至少有一個(gè)截止，T1、T3至少有一個(gè)導(dǎo)通，故輸出為高電平，Y＝12.6.4其他類型的CMOS門電路一、其他邏輯功能的門電路1.與非門**A、B同時(shí)為“1”時(shí)，T2、T4同時(shí)導(dǎo)通，T1、T3同時(shí)截止，故輸出為高電平，Y＝12.6.4其他類型的CMOS門電路一、其他邏輯功能的門電路2.或非門如圖2.6.19所示，T1、T3為兩個(gè)串聯(lián)的PMOS，T2、T4為兩個(gè)并聯(lián)的NMOSA、B有一個(gè)為“1”時(shí)，T2、T4至少有一個(gè)導(dǎo)通，T1、T3至少有一個(gè)截止，故輸出為低電平，Y＝0A、B同時(shí)為“0”時(shí)，T2、T4同時(shí)截止，T1、T3同時(shí)導(dǎo)通故輸出為高電平，Y＝1上面電路