數(shù)電第4章觸發(fā)器課件

第4章觸發(fā)器4.1概述4.2基本SR觸發(fā)器（SR鎖存器）4.3同步觸發(fā)器（電平觸發(fā)）4.4主從觸發(fā)器（脈沖觸發(fā)）4.5邊沿觸發(fā)器（邊沿觸發(fā)）4.7集成觸發(fā)器4.8觸發(fā)器應(yīng)用舉例4.6觸發(fā)器的邏輯功能及描述方法作業(yè)題

【5】【6】【8】【11】1時序邏輯電路與鎖存器、觸發(fā)器：

時序邏輯電路:鎖存器和觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元。

結(jié)構(gòu)特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：時序邏輯電路的工作特點(diǎn)是任意時刻的輸出狀態(tài)不僅與該當(dāng)前的輸入信號有關(guān)，而且與此前電路的狀態(tài)有關(guān)。24.1概述一、觸發(fā)器的概念及特點(diǎn)１.概念：FF:(Flip-Flop,簡稱FF)能夠存儲１位二進(jìn)制信號的基本單元電路。２.特點(diǎn)：（１）有兩個穩(wěn)定的狀態(tài)：０狀態(tài)和１狀態(tài)。（２）在觸發(fā)信號控制下，根據(jù)不同輸入信號可置成0或1狀態(tài)。（觸發(fā)信號為時鐘脈沖信號）3二、FF的初態(tài)和次態(tài)三、FF邏輯功能描述方法功能表（特性表）、特性方程、狀態(tài)圖、波形圖原狀態(tài)：觀察的時刻的狀態(tài)（輸入信號沒改變）。記為Q(Qn

)。新狀態(tài)：輸入信號變化后出現(xiàn)的狀態(tài)。記為Q*(Qn+1).也稱次態(tài)。4按觸發(fā)方式分為(輸入信號)直接觸發(fā)邊沿觸發(fā)電平觸發(fā)脈沖觸發(fā)四、FF分類按邏輯功能可分為SRFFJKFFDFFT和T’FF按邏輯功能可分為學(xué)習(xí)要點(diǎn)：分清觸發(fā)器邏輯功能與觸發(fā)方式（電路結(jié)構(gòu)）的區(qū)別；會畫工作波形。54.2基本SR觸發(fā)器（又稱SR鎖存器）4.2.1由與非門構(gòu)成的基本SRFF1、電路結(jié)構(gòu)圖4-1

用與非門組成的基本SRFF置1端(低電平有效)置0端(低電平有效)62、工作原理0、1狀態(tài)的定義：0狀態(tài)：Q=0,Q’=11狀態(tài)：Q=1,Q’=0原理分析：（1）輸入SD’

=0,RD’=1：輸出Q=1,Q’=0（置1狀態(tài)）（2）SD’

=1,RD’=0：Q=0,Q’=1（置0狀態(tài)）（3）SD’

=RD’=1：Q、Q’不變（保持原狀態(tài)）（4）SD’

=RD’=0：Q=Q’=1（未定義狀態(tài)）73、特性表及邏輯功能整理工作原理分析得“特性表”（表4-1）：83(續(xù))、特性方程視特性表為“真值表”，用K圖化簡得“特性方程”：(式4.1)（約束條件）111100110101000111101010100000Q*QRD’SD’1①1①10SD’=0RD’=1SD’=1RD’=0SD’=1RD’=XSD’=XRD’=1狀態(tài)轉(zhuǎn)換圖9【例4-1】畫波形練習(xí)：畫出與非門構(gòu)成的基本SRFF

的輸出波形。圖4-2電路及波形104.2.2由或非門構(gòu)成的基本SRFF電路結(jié)構(gòu)圖4-3

用或非門組成的基本SRFF置0端(高電平有效)置1端(高電平有效)11S’DR’DQQ’缺點(diǎn)：1、對輸入端不允許同時加觸發(fā)！換句話說，用布爾代數(shù)理論來說就是對輸入是有約束的。一個電路如果有約束就意味著電路的抗干擾能力差。2、這個電路的直接置零和直接置1端直接影響輸出。換句話說，只要某一端來了觸發(fā)，數(shù)據(jù)馬上就會跟著變化?；綬S鎖存器結(jié)構(gòu)簡單，具備了時序電路的特點(diǎn)；更重要的是它具備了所謂的記憶功能------體現(xiàn)在哪呢？124.3同步觸發(fā)器（電平觸發(fā)方式）4.3.1同步SRFF1、電路結(jié)構(gòu)圖4-5

同步SRFF置1端(高電平有效)置0端(高電平有效)以基本SRFF為基礎(chǔ)，增加兩個與非門。時鐘信號（同步控制）132、工作原理分析CLK=1時：（1）S=R=0時，有SD’

=RD’=1：Q、Q’不變(保持原態(tài)）（2）S

=0,R=1：輸出Q=0,Q’=1（置0狀態(tài)）（3）S

=1,R=0：Q=1,Q’=0（置1狀態(tài)）（4）S=R=1：Q=Q’=1（未定義狀態(tài)）分析CLK=0時：有SD’

=RD’=1，則Q、Q’不變。142(續(xù)Ⅰ)、特性表及邏輯功能整理工作原理分析得“特性表”（表4-3）：15視特性表為“真值表”，用K圖化簡(圖4-6)

：(式4.2)（約束條件）2(續(xù)Ⅱ)、特性方程得“特性方程”：圖4-6

次態(tài)Q*的卡諾圖16特點(diǎn)1：CLK=0期間，F(xiàn)F的狀態(tài)保持不變。3、動作特點(diǎn)缺點(diǎn)：抗干擾能力差。特點(diǎn)2：CLK=1期間，F(xiàn)F狀態(tài)隨輸入信號變化。

FF動作依據(jù)：特性表/方程。注意兩方面：動作時間和動作依據(jù)。17【例4-3】畫波形練習(xí)：畫出同步SRFF的輸出波形。圖4-7電路及波形注意動作時間和動作依據(jù):1、CLK=0時，狀態(tài)不變。2、CLK=1時，

S=1,R=0:Q*置

S=0,R=1:Q*置0S=0,R=0:Q*保持184.3.2同步DFF（又稱D鎖存器）1、電路結(jié)構(gòu)圖4-8同步DFF在同步SRFF基礎(chǔ)上，增加一個非門。192、特性方程，特性表，邏輯功能將S=D，R=D’代入同步SRFF特性方程：Q*=S+R’Q=D+(D’)’Q=D(式4.3)

特性表（表4-4）：功能

置0置1動作特點(diǎn):CLK=0時：狀態(tài)不變。CLK=1時：輸出隨D改變。20【例4-4】畫波形練習(xí)：畫出同步DFF的輸出波形。圖4-9波形1、CLK=0時，狀態(tài)不變。2、CLK=1時，

D=1:Q*置1D=0:Q*置0

注意動作時間和動作依據(jù):214.4主從觸發(fā)器（脈沖觸發(fā)方式）4.4.1主從SRFF1、電路結(jié)構(gòu)圖4-10

主從SRFF用兩個同步SRFF串接構(gòu)成。CLKs222、工作原理將一個時鐘周期分3個階段分析：1)CLK=1時,主FF工作:Qm*=S+R’Qm;從FF狀態(tài)不變2)CLK下降沿,主FF停工;從FF開工,次態(tài)Q*=Qm*

(變)3)CLK=0時,主FF狀態(tài)Qm不變;從FF工作,但狀態(tài)不變101->00->101233、特性方程，特性表，邏輯功能特性方程與同步SRFF相同：Q*=S+R’Q特性表區(qū)別僅在時鐘信號：邏輯功能與同步SRFF也相同。表4-5:主從SRFF功能/特性表同步SRFF244、動作特點(diǎn)（1）僅在CLK下降沿，從FF的狀態(tài)才能改變。動作依據(jù)：等于當(dāng)時主FF狀態(tài)，即Q*=Qm*（2）在CLK=1期間，主FF狀態(tài)隨輸入信號變化。動作依據(jù)：同步SRFF的特性。

主從SRFFQ端“彎角”表明:狀態(tài)在下降沿改變。同步SRFF包含動作時間和動作依據(jù)。符號對比25【例4-5】畫波形練習(xí)：畫出主從SRFF的輸出波形。畫法建議：（1）先畫主FF波形-Qm

；動作時間：CLK=1期間動作依據(jù)：SRFF特性（2）再畫從FF波形-Q。動作時間：僅CLK下降沿動作依據(jù)：Q*=Qm*（從態(tài)等于主態(tài)）注意動作時間和動作依據(jù)。26波形畫法：（1）主FF：CLK=1時動作。

主FF功能：S=1,R=0:Qm*=1S=0,R=1:Qm*=0S=0,R=0:Qm*=Qm（2）從FF：CLK下降沿動作，等于主態(tài)。圖4-11主從SR波形274.4.2主從JKFF1、電路結(jié)構(gòu)在主從SRFF基礎(chǔ)上增加兩個與非門。目的：消除SR約束條件、增加翻轉(zhuǎn)功能。SRJKQ’Q圖4-12

主從JKFFJ—置1端，K—置0端（均高電平有效）282、特性方程推導(dǎo)約束條件自動滿足：依圖：推導(dǎo)：293、邏輯功能分析J=K=0,Q*=Q（保持功能）J=1,K=0,Q*=1（置1功能）J=0,K=1,Q*=0（置0功能）（J—置1端、K—置0端，高有效）表4-6功能/特性表J=K=1,Q*=Q’（翻轉(zhuǎn)功能）new方法：利用特性方程Q*=JQ’+K’Q。具體分析：304、動作特點(diǎn)與同步SRFF基本相同。（1）CLK=1期間，主FF依據(jù)JKFF的特性動作（2）僅CLK下降沿，從FF動作，且有Q*=Qm*相同特點(diǎn)：不同特點(diǎn)：（3）CLK=1期間，主FF狀態(tài)只可能變化一次，

稱“一次變化現(xiàn)象”。31SRJKQ’Q(1)CLK=0時,主FF的Qm不變;從FF工作,但Q=Qm不變CLKs=Qm4（續(xù)1)、一次變化現(xiàn)象/工作原理分析將一個時鐘周期分3個階段分析：32SRJKQ’Q(2)CLK=1時，主工作，狀態(tài)變化由Qm*=JQm’+K’Qm定，

但只可能變化一次！從FF不變。CLKs=Qm=Qm*一次變化原因分析：

1)若Q=Qm=0(初態(tài)),則K端被封,僅J端有效,若Qm*變1，

則不能變回0。2)若Q=Qm=1(初態(tài)),則J端被封,僅K端有效,若Qm*變0，

則不能變回1。一次變化原因分析：33SRJKQ’Q(3)下降沿,主停工,Qm不變;從FF開工,次態(tài)Q*=Qm*,變。CLKsQ*=Qm*=Qm*34【例4-6】畫波形練習(xí)：畫出主從JKFF的輸出波形。畫法建議：（1）先畫主FF波形-Qm

；動作時間：CLK=1期間動作依據(jù)：JKFF特性（2）再畫從FF波形-Q。動作時間：僅CLK下降沿動作依據(jù)：Q*=Qm*（從態(tài)等于主態(tài)）注意動作時間和動作依據(jù)。35圖4-13主從JKFF波形主從1011011001此處狀態(tài)發(fā)生一次變化，以后不會再變！此處狀態(tài)發(fā)生一次變化，以后不會再變！圖4-13主從JKFF波形波形畫法：（1）先主FF：CLK=1時動作,注意一次變化。

主FF功能：J=1,K=0:Qm*=1J=0,K=1:Qm*=0J=0,K=0:Qm*=QmJ=1,K=1:Qm*=Qm’（2）后從FF：CLK下降沿動作，等于主態(tài)。36J=J1J2K=K1K2補(bǔ)充1：具有多輸入信號的觸發(fā)器37CLK=1期間，主FF的一次變化現(xiàn)象降低了主從JKFF的抗干擾能力。要求J、K信號在CLK上升沿前加入，CLK=1期間保持不變。（對主從SRFF亦如此）補(bǔ)充2：主從JKFF缺點(diǎn)補(bǔ)充3：使用要求384.5邊沿觸發(fā)器（邊沿觸發(fā)方式）4.5.1維持阻塞結(jié)構(gòu)的邊沿FF1、邊沿SRFF圖4-14上升沿觸發(fā)的SRFF（TTL電路常用）目的：克服主從FF抗干擾能力差的問題。包含：一個同步SRFF（G1~G4）兩個基本SRFF（G3G5；G4G6）①②③④號線重要。③④號線為附加。39工作原理：（關(guān)注①②③④號線的作用）CLK=0時,①③②④線均高,Q保持不變。(2)CLK由0變1時(上升沿)：

a)S’=0,R’=1：G5出S=1,④線=1=>G3出①③線=0=>封G5和G4=>G3=0,G4=1且不變。∴Q*=1,并在CLK=1期間不隨S’和R’變化。置0阻塞線置1阻塞線置1維持線置0維持線

b)S’=1,R’=0：G6出R=1,③線=1=>G4出②④線=0

=>封G6和G3

=>

G3=1,G4=0且不變

。

∴Q*=0,并在CLK=1期間不隨S’和R’變化。

c)S’=1,R’=1：①②線=1=>G5出S=0,G6出R=0=>Q*=Q保持原態(tài)。但隨后若S’和R’有變化,對Q有影響。

d)S’=0,R’=0：正常使用不允許出現(xiàn)。小結(jié):上升沿觸發(fā),利用情況a）b）置1或0，避免情況c）d）。402、邊沿DFF圖4-15上升沿觸發(fā)DFF結(jié)構(gòu)：將S’連至R端。輸入信號D（原R’）(S’)(R’)D工作原理：

(2)CLK上升沿：

a)若D=0,

則R’=0,S’=1,

∴Q*=0（置0功能）CLK=0時,Q不變。

b)若D=1,則R’=1,S’=0,∴Q*=1（置1功能）特性方程：Q*=D41多輸入、異步端情況：圖4-16多輸入、帶異步端的DFF特性方程：

Q*=D1·D2（與關(guān)系）(2)異步置1端：SD’

異步置0端:RD’異步端功能：任意時刻若SD’=0,RD’=1:FF置1若SD’=1,RD’=0:FF置0實(shí)際的FF通常都帶異步端！424.5.2基于門傳輸延遲的邊沿JKFF1、電路結(jié)構(gòu)圖4-17邊沿JKFF基本SRFF+門控單元432、工作原理（略）3、邏輯功能及動作特點(diǎn)邊沿JKFF的功能與主從JKFF完全相同。表4-7

邊沿JKFF功能/特性表44動作特點(diǎn)：僅在CLK下降沿，按功能/特性表動作?！靶∪叭恰北砻鳎合陆笛赜|發(fā)主從JKFF符號對比邊沿JKFF補(bǔ)充：邊沿JKFF也有上升沿觸發(fā)的。符號：二者如何轉(zhuǎn)換45【例4-7】畫波形練習(xí)：畫邊沿JKFF的輸出波形。圖4-18波形畫法動作時間:下降沿依據(jù):JKFF功能J=1,K=0:Qm*=1J=0,K=1:Qm*=0J=0,K=0:Qm*=QmJ=1,K=1:Qm*=Qm’464.5.3邊沿DFF1、電路結(jié)構(gòu)圖4-19邊沿DFF利用兩個同步D觸發(fā)器構(gòu)成

472、工作原理（略）3、動作特點(diǎn)邊沿DFF的功能與同步DFF完全相同。表4-8邊沿DFF功能/特性表僅在CLK上升沿，按功能/特性表動作。4、邏輯功能48“小三角”表明：上升沿觸發(fā)同步DFF邊沿DFF補(bǔ)充2：邊沿DFF也有下降沿觸發(fā)的。符號：補(bǔ)充1：符號對比QDDCLK49【例4-8】畫波形練習(xí)：畫邊沿DFF的輸出波形。圖4-20波形畫法動作時間:上升沿依據(jù):DFF功能D=1:Qm*=1D=0:Qm*=0504.6觸發(fā)器的邏輯功能及描述方法共4種功能：置0、置1、翻轉(zhuǎn)和保持。（1）FF按功能分類分4類SRFF：置0、置1、保持TFF：保持、翻轉(zhuǎn)JKFF：置0、置1、保持、翻轉(zhuǎn)DFF：置0、置151

T觸發(fā)器特性方程：Q*=TQ’+T’QT決定功能：T=1時，翻轉(zhuǎn)；

T=0時，保持。符號：圖4-21下降沿觸發(fā)的邊沿TFF表4-9TFF功能表注：當(dāng)T≡1時,變T’FF,僅翻轉(zhuǎn)功能。52（2）FF功能描述方法3種方法：功能/特性表、特性方程、狀態(tài)轉(zhuǎn)換圖圖4-22各種觸發(fā)器的狀態(tài)轉(zhuǎn)換圖箭頭：狀態(tài)轉(zhuǎn)換方向及條件圈及數(shù)字0：FF的0狀態(tài)圈及數(shù)字1：FF的1狀態(tài)53（3）FF結(jié)構(gòu)與觸發(fā)方式、功能之間的關(guān)系1）電路結(jié)構(gòu)決定觸發(fā)方式同步結(jié)構(gòu)—電平觸發(fā)主從結(jié)構(gòu)—脈沖觸發(fā)維持阻塞結(jié)構(gòu)—邊沿觸發(fā)2）電路結(jié)構(gòu)與功能無固定關(guān)系如：同步結(jié)構(gòu)—可有SRFF、DFF

主從結(jié)構(gòu)—可有SRFF、JKFF觸發(fā)方式和邏輯功能是FF的重要屬性。544.7集成觸發(fā)器(1)、種類：多為集成JKFF、DFF(2)、選用注意：觸發(fā)方式、邏輯功能4.7.1常用集成觸發(fā)器1、雙JK觸發(fā)器74LS76(1)、TTL工藝(2)、內(nèi)含2個邊沿JKFF(3)、帶異步清0、置1端551212圖4-2374LS76雙JKFF第2個FF：信號編號帶2第1個FF：信號編號帶1(1)下降沿：置0、置1、翻轉(zhuǎn)、保持(2)特殊端：RD’_異步清0端、SD’_異步置1端(3)任意時刻：RD’=0,Q*=0;SD’=0,Q*=1（見下表）56表4-1074LS76的功能表由表，任意時刻：RD’=0,則Q*=0

;

SD’=0,則Q*=1集成FF通常都帶有RD’和SD’端572、雙D觸發(fā)器74LS74(1)、TTL工藝(2)、內(nèi)含2個邊沿DFF(3)、帶異步清0、置1端圖4-2474LS74引腳圖58表4-1174LS74的功能表(2)任意時刻：RD’=0,Q*=0

;

SD’=0,Q*=1(1)上升沿觸發(fā)：置0、置1593、其它集成觸發(fā)器(1)、類型:JK、D、SR(2)、工藝：CMOS、TTL(3)、集成數(shù)：雙、四表4-12常用集成觸發(fā)器(4)、觸發(fā)方式:上升、下降、高電平、直接604.7.2觸發(fā)器的功能轉(zhuǎn)換目的：現(xiàn)有FF

所需FF意義：市售多為JKFF和DFF1、利用JKFF得到其他FF1）JKSRFF思路：將JKFF特性方程所需FF特性方程JKFF:Q*=JQ’+K’QSRFF:Q*=SQ’+R’Q

圖4-25SRFF的Q*卡諾圖?轉(zhuǎn)換方法:令J=S，K=R61轉(zhuǎn)換方法:令J=S，K=R

圖4-26JK變SRFF電路注：S、R不可同時為1。2）JKDFFJKFF:Q*=JQ’+K’QDFF:Q*=D=DQ’+DQ

?轉(zhuǎn)換方法:令J=D，K=D’圖4-27JK變DFF電路621、利用DFF得到其他FF思路：DFF

JKFF

其他FFDFFJKFFJKFF:Q*=JQ’+K’QDFF:Q*=D

?轉(zhuǎn)換方法:令D=JQ’+K’Q圖4-28D變JKFF電路634.8觸發(fā)器應(yīng)用舉例1、用SR鎖存器實(shí)現(xiàn)防抖電路抖動原因：開關(guān)接通時的震顫消抖原理：利用SR鎖存器的特性圖4-30防抖動輸出開關(guān)電路圖642、用DFF設(shè)計搶答電路圖4-31三人搶答電路要求：（1）每名競賽選手控制一個按鈕，通過按動按鈕發(fā)出搶答信號。（2）競賽開始后，先按動按鈕者對應(yīng)的指示燈亮，此后其他兩人再按動按鈕無效。（3）競賽主持人另外控制一個按鈕，用于將電路復(fù)位。選手：A、B、C主持人：M654.9*

用MAX+plusII驗(yàn)證觸發(fā)器邏輯功能課下自學(xué)本章小結(jié)1、按結(jié)構(gòu)—觸發(fā)方式介紹了：同步結(jié)構(gòu)—電平觸發(fā)主從結(jié)構(gòu)—脈沖觸發(fā)維持阻塞等—邊沿觸發(fā)2、按邏輯功能介紹了：SRFF、DFF、JKFF、T/T’FF掌握動作特點(diǎn)掌握具體功能66習(xí)題與思考題【題4.1】如圖4-34所示為由或非門構(gòu)成的基本SR觸發(fā)器及輸入信號的波形，請畫出Q和Q’端的波形。圖4-34題4.1圖【題4.2】如圖4-35所示為由與非門構(gòu)成的基本SR觸發(fā)器及輸入信號的波形，請畫出Q和Q’端的波形。圖4-35題4.2圖67【題4.3】如圖4-36所示為同步SR觸發(fā)器，并給出了CLK和輸入信號S、R的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-36題4.3圖【題4.4】如圖4-37給出了主從SR觸發(fā)器的CLK及S、R的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-37題4.4圖68【題4.5】如圖4-38給出了主從SR觸發(fā)器的CLK、R、S及異步置1端SD’的波形，異步清零端RD’=1，請畫出Q和Q’端的波形?！绢}4.6】如圖4-39給出了主從JK觸發(fā)器的CLK、J、K的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-38題4.5圖圖4-39題4.6圖69【題4.8】如圖4-41給出了邊沿觸發(fā)的JK觸發(fā)器的邏輯符號圖（下降沿觸發(fā)）及CLK、J、K端的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

【題4.7】如圖4-40所示為主從JK觸發(fā)器的CLK、J、K端的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-40題4.7圖圖4-41題4.8圖70【題4.10】如圖4-43給出了邊沿觸發(fā)的D觸發(fā)器的邏輯符號圖（上升沿觸發(fā)）及CLK、D端的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

【題4.9】如圖4-42給出了邊沿觸發(fā)的JK觸發(fā)器的邏輯符號圖（上升沿觸發(fā)）及CLK、J、K端的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-42題4.9圖圖4-43題4.10圖71【題4.11】如圖4-44中各觸發(fā)器電路的特性方程，然后畫出在連續(xù)時鐘信號CLK作用下的觸發(fā)器Q端波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-44題4.11圖72【題4.12】列出圖4-45電路的特性方程，根據(jù)圖中給出A、B端波形畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

圖4-45題4.12圖73作業(yè)題答案作業(yè)【5】【6】【8】【11】74習(xí)題與思考題解答【題4.1】如圖4-34所示為由或非門構(gòu)成的基本SR觸發(fā)器及輸入信號的波形，請畫出Q和Q’端的波形。

解：作業(yè)【5】【6】【8】【11】75【題4.2】如圖4-35所示為由與非門構(gòu)成的基本SR觸發(fā)器及輸入信號的波形，請畫出Q和Q’端的波形。

解：

76【題4.3】如圖4-36所示為同步SR觸發(fā)器，并給出了CLK和輸入信號S、R的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。解：

77【題4.4】如圖4-37給出了主從SR觸發(fā)器的CLK及S、R的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

解：

78【題4.5】如圖4-38給出了主從SR觸發(fā)器的CLK、R、S及異步置1端SD’的波形，異步清零端RD’=1，請畫出Q和Q’端的波形。

解：79【題4.6】如圖4-39給出了主從JK觸發(fā)器的CLK、J、K的波形，請畫出Q和Q’端的波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。

解：

80【題4.7】如圖4-40所示為主從JK觸發(fā)器的CLK、J、K端的波形，