數字電子技術（山東聯盟-泰山學院）知到智慧樹章節(jié)測試課后答案2024年秋泰山學院

數字電子技術（山東聯盟-泰山學院）知到智慧樹章節(jié)測試課后答案2024年秋泰山學院第一章單元測試

十六進制數(7C)16轉換為等值的十進制、二進制和八進制數分別為（）。

A:(123)10(1111100)2(173)8B:(123)10(1111101)2(174)8C:(124)10(1111100)2(174)8D:(124)10(1111100)2(173)8

答案:(124)10(1111100)2(174)8最小項的邏輯相鄰最小項是（）。

A:B:C:D:

答案:已知下面的真值表，寫出邏輯函數式為（）。

A:B:C:D:

答案:4個不同進制的數376.125D、567.1O、110000000B、17A.2H,按大小排列的次序為（）。

A:376.125D>567.1O>110000000B>17A.2HB:110000000B>17A.2H>376.125D>576.1OC:17A.2H>110000000B>576.1O>376.125DD:567.1O>110000000B>17A.2H>376.125D

答案:110000000B>17A.2H>376.125D>576.1O用卡諾圖將下式化簡為最簡與或函數式，正確的是（）

Y(A,B,C,D)=∑m(2,3,7,8,11,14)+∑d(0,5,10,15)

A:B:C:D:

答案:示波器測得的波形如圖所示，以下哪個真值表符合該波形

A:B:C:D:

答案:示波器測得的波形如圖所示，以下哪個函數式符合該波形

A:F=A+BB:C:D:

F=AB

答案:

F=AB

因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（）

A:錯B:對

答案:錯邏輯函數，其最小項之和的形式正確的是（）

A:B:Y=∑(1,4,6,8,9,10,11,15)C:D:Y=m1+m4+m6+m8+m9+m10+m11+m15

答案:Y=∑(1,4,6,8,9,10,11,15)；；Y=m1+m4+m6+m8+m9+m10+m11+m15已知邏輯函數，以下敘述正確的有

A:邏輯函數的最簡與或式為B:邏輯函數的最簡與或式為F=AC+BC:邏輯函數的反函數表達式為D:邏輯函數的與非式為

答案:邏輯函數的最簡與或式為F=AC+B；邏輯函數的反函數表達式為；邏輯函數的與非式為

第二章單元測試

對以下電路，邏輯功能描述正確的是（）

A:A=0時，；A=1時，B:A=0時，；A=1時，Y=BC:A=0時，Y=B；A=1時，D:A=0時，Y=B；A=1時，Y=B

答案:A=0時，Y=B；A=1時，TTL電路在正邏輯系統中，以下各種輸入（）相當于輸入邏輯“0”。

A:通過電阻3.2kΩ接電源B:通過電阻200Ω接地C:懸空D:通過電阻3.2kΩ接地

答案:通過電阻200Ω接地以下哪個邏輯函數式能表示下面的電路（）。

A:F=(AB)+(BC)B:F=(AB)?(BC)C:D:

答案:F=(AB)+(BC)圖中萬用表量程為5V，內阻為20kΩ/V。當vI1接高電平3.2V時，若與非門為TTL門電路，則vI2測得的電壓為（），若與非門為CMOS門電路，則vI2測得的電壓為（）。

A:1.4V，0VB:0V，0VC:3.2V，3.2VD:3.2V，0V

答案:1.4V，0V下圖由74LS00構成的實驗連線圖，實現的邏輯功能是

A:B:Y=A+BC:Y=ABD:

答案:圖中G1和G2為三態(tài)門，G3為TTL或非門。若取R=100kΩ,則F=（

）；當R=100Ω時，F=（

）

A:0

B:1

C:0

D:1

答案:0

電路為CMOS門電路，要想使，選擇正確答案（

）

A:錯誤，錯誤，錯誤，錯誤

B:正確，正確，錯誤，錯誤C:正確，正確，正確，錯誤D:正確，錯誤，錯誤，錯誤

答案:錯誤，錯誤，錯誤，錯誤

組合邏輯電路通常由門電路和寄存器組合而成。（）

A:對B:錯

答案:錯CMOS數字集成電路與TTL數字集成電路相比，以下哪些是CMOS電路的優(yōu)點（）。

A:電源范圍寬B:高速度C:微功耗D:抗干擾能力強

答案:電源范圍寬；微功耗；抗干擾能力強關于74LS00與74HC00的敘述以下哪些是正確的（）

A:它們的引腳圖完全相同B:它們的邏輯功能完全相同C:它們的參數完全相同D:它們一般可以替代

答案:它們的引腳圖完全相同；它們的邏輯功能完全相同；它們一般可以替代

第三章單元測試

設某函數的表達式F=A+B，假設A為高位，若用四選一數據選擇器來設計，則數據端D0D1D2D3的狀態(tài)是（）。

A:1000B:1010C:0101D:0111

答案:0111對應于以下電路，描述其輸出正確的是（）

A:Z輸出為0B:Z輸出為1C:D:

答案:一個8選1的數據選擇器，當選擇控制端A2A1A0的值為100時，輸出端輸出（?

）的值。

A:1?B:0?C:D5D:D4?

答案:D4?3線-8線譯碼器74LS138正常工作時，若A2A1A0=101,則輸出為（）。

A:為0，其余輸出均為1B:為1，其余輸出均為0C:為0，其余輸出均為1D:為1，其余輸出均為0

答案:為0，其余輸出均為1這是一個由3線-8線譯碼器構成的8路數據分配器，當A2A1A0=110時，數據D=0，則輸出為（）

A:10111111B:11111111C:11111101D:01000000

答案:10111111下面由數據選擇器構成的電路，其對應的輸出表達式為（）

A:B:C:Y=0D:Y=1

答案:下面關于74LS48的描述正確的是（）

A:它用來驅動共陽極數碼管B:它有4個輸入端，10個輸出端C:它用來驅動共陰極數碼管D:它有4個輸入端，7個輸出端

答案:它用來驅動共陰極數碼管；它有4個輸入端，7個輸出端半加器邏輯符號如圖所示，當C=1，S=0時，A和B分別為（

）

A:A=1,B=0

B:A=0,B=0

C:A=0,B=1

D:A=1,B=1

答案:A=1,B=1由4位數值比較器74LS85構成的電路，其中A3A2A1A0輸入的是8421BCD碼，如果LED被點亮，說明輸入A3A2A1A0對應的十進制數為

A:0~4B:5~10C:4~9

D:5~9

答案:5~9關于全加器的敘述哪些是正確的

A:一位全加器有3個輸入端，3個輸出端B:74LS283可以實現兩個4位二進制數的加法運算C:一位全加器的邏輯符號D:一位全加器的真值表為

答案:74LS283可以實現兩個4位二進制數的加法運算；一位全加器的邏輯符號；一位全加器的真值表為

第四章單元測試

用觸發(fā)器設計一個27進制的計數器，至少需要（）個觸發(fā)器。

A:6B:4C:7D:5

答案:5欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）

A:J=K=1B:J=Q，K=1C:J=，K=QD:J=Q，K=

答案:J=Q，K=為實現將D觸發(fā)器轉換為T觸發(fā)器，如圖示的虛框內應是（）。

A:異或門B:或非門C:同或門D:與非門

答案:異或門下圖中滿足Qn+1=1的觸發(fā)器是（）。

A:B:C:D:

答案:下面對電路的描述正確的（

）

A:這是一個上升沿觸發(fā)的RS觸發(fā)器，異步置位復位端低電平有效B:這是一個上升沿觸發(fā)的D觸發(fā)器，異步置位復位端高電平有效C:這是一個上升沿觸發(fā)的D觸發(fā)器，異步置位復位端低電平有效D:這是一個主從結構的D觸發(fā)器，異步置位復位端高電平有效

答案:這是一個上升沿觸發(fā)的D觸發(fā)器，異步置位復位端高電平有效已知下圖觸發(fā)器電路，以下波形描述正確的是

A:B:C:D:

答案:觸發(fā)器具有記憶功能，常用來存儲二進制信息，而且一個觸發(fā)器可以存儲0或1兩位二進制信息。（）

A:錯B:對

答案:錯對下面電路的描述正確的有（

）

A:這是一個同步時序邏輯電路B:

FF1為CLK下降沿觸發(fā)，FF2為CLK上升沿觸發(fā)C:FF1的驅動方程：J=，K=1；狀態(tài)方程：D:FF2的驅動方程：D=；狀態(tài)方程：

答案:

FF1為CLK下降沿觸發(fā)，FF2為CLK上升沿觸發(fā)；FF2的驅動方程：D=；狀態(tài)方程：對以下狀態(tài)轉換圖描述正確的有

A:有2個無效狀態(tài)B:有6個有效狀態(tài)C:電路能自啟動D:有6個無效狀態(tài)

答案:有2個無效狀態(tài)；有6個有效狀態(tài)；電路能自啟動對下面電路描述正確的是（

）

A:3個觸發(fā)器是上升沿觸發(fā)B:這是一個五進制計數器C:這是一個四進制計數器D:

這是異步時序邏輯電路

答案:3個觸發(fā)器是上升沿觸發(fā)；這是一個五進制計數器

第五章單元測試

下面由4個D觸發(fā)器構成的時序邏輯電路稱為（）計數器，有效狀態(tài)有（）個。

A:環(huán)形，4B:環(huán)形，2C:扭環(huán)形，6D:扭環(huán)形，8

答案:環(huán)形，4在下列器件中，不屬于時序邏輯電路的是（）。

A:節(jié)拍脈沖發(fā)生器B:序列信號檢測器C:數值加法器D:環(huán)形計數器

答案:數值加法器用74LS161構成120進制的計數器，需要（）片能夠實現。

A:2B:3C:4D:1

答案:26、如果利用74LS160實現六進制計數器，需要6個有效狀態(tài)，其狀態(tài)轉換圖如圖，因此采取置零法時，（）

A:錯B:對

答案:錯下面對電路的描述哪些是正確的（）

A:這是一個單向移位寄存器B:電路可以實現串行輸入串行輸出C:電路可以實現串行輸入并行輸出D:這是一個雙向移位寄存器

答案:這是一個單向移位寄存器；電路可以實現串行輸入串行輸出；電路可以實現串行輸入并行輸出說明此電路利用（

）反饋方式，實現（

）進制計數器的功能。

A:置數法，十五B:置零法，十二C:置數法，十二

D:置零法，十五

答案:置數法，十二

由4位二進制加法計數器74LS161和8選1數據選擇器74LS151構成的序列信號發(fā)生器如圖，CLK輸入8個時鐘信號，Y依次輸出

A:11101000B:01101010

C:不能確定

D:00010111

答案:11101000這是由4個JK觸發(fā)器構成的時序邏輯電路，下面的敘述正確的有

A:驅動方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2

B:4個JK觸發(fā)器均構成了T觸發(fā)器C:這是一個同步時序邏輯電路

D:這是一個異步時序邏輯電路

答案:驅動方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2

；4個JK觸發(fā)器均構成了T觸發(fā)器；這是一個同步時序邏輯電路

由3個JK觸發(fā)器構成的時序邏輯電路如下圖，下面關于電路的描述正確的有

A:這是一個異步時序邏輯電路B:這是一個同步時序邏輯電路C:3個JK觸發(fā)器均構成了T′觸發(fā)器，所以都滿足

D:3個JK觸發(fā)器均是下降沿觸發(fā)，因此是主從結構的觸發(fā)器

答案:這是一個異步時序邏輯電路；3個JK觸發(fā)器均構成了T′觸發(fā)器，所以都滿足

比較以下兩個電路，敘述正確的有（

）

A:右側電路可以實現：M=1時，構成六進制計數器；M=0時，構成八進制計數器B:兩個電路都可以構成可變進制計數器C:兩個電路都可以實現：M=1時，構成六進制計數器；M=0時，構成八進制計數器D:左側電路可以實現：M=1時，構成六進制計數器；M=0時，構成八進制計數器

答案:右側電路可以實現：M=1時，構成六進制計數器；M=0時，構成八進制計數器；兩個電路都可以構成可變進制計數器

第六章單元測試

多諧振蕩器可產生（）。

A:正弦波B:三角波C:鋸齒波D:矩形脈沖

答案:矩形脈沖用555定時器構成單穩(wěn)態(tài)觸發(fā)器其輸出脈寬為（）

A:1.8RC；B:1.1RC；C:0.7RC；D:1.4RC；

答案:1.1RC；用555定時器組成施密特觸發(fā)器，當輸入控制VCO外接10V電壓時，回差電壓為（）

A:6.66VB:5VC:10VD:3.33V

答案:5V施密特觸發(fā)器有（）個穩(wěn)定狀態(tài)，多諧振蕩器有（）個穩(wěn)定狀態(tài)，單穩(wěn)態(tài)觸發(fā)器有（）個穩(wěn)定狀態(tài)。

A:1、2、3B:0、1、2C:2、0、1D:2、1、0

答案:2、0、1矩形波的占空比一定為50%。（）

A:對B:錯

答案:錯單穩(wěn)態(tài)觸發(fā)器輸出的脈沖信號的寬度一定是相等的。（）

A:錯B:對

答案:對555定時器內部有3個5kΩ的電阻，當沒有控制電壓輸入時，兩個閾值電壓分別為1/3Vcc和2/3Vcc。（）

A:錯B:對

答案:對欲將三角波轉換為矩形波，可以利用單穩(wěn)態(tài)觸發(fā)器實現。（）

A:錯B:對

答案:錯下圖是555定時器的引腳圖，以下敘述正確的有

A:4管腳為直接清零端，低電平有效B:4管腳為直接清零端，高電平有效

C:5管腳為控制電壓輸入端，可以通過0.01μF電容接地D:5管腳為控制電壓輸入端，必須接電源

答案:4管腳為直接清零端，低電平有效；5管腳為控制電壓輸入端，可以通過0.01μF電容接地由555定時器構成的電路如下圖，關于電路的描述正確的有

A:構成的電路是多諧振蕩器B:脈沖波形高電平時間t=0.69(R1+R2)C

C:構成的電路是單穩(wěn)態(tài)觸發(fā)器D:脈沖波形的占空比為50%

答案:構成的電路是多諧振蕩器；脈沖波形高電平時間t=0.69(R1+R2)C

第七章單元測試

如果模擬電壓滿量程VFSR為15V，8位D/A轉換器可分辨的輸出最小電壓為（

）mV。

A:40

B:50

C:60

D:80

答案:60

A/D轉換器中，常用于高精度、低速場合的是（

）。

A:并聯比較型

B:雙積分型C:計數型

D:逐次比較型

答案:雙積分型要把0~1V的模擬電壓量化輸出為3位二進制代碼，若將其分為8段，并取量化電平Δ=2/15V，則量化誤差為

A:3/15V

B:2/15V

C:1/15V

D:1/8V

答案:1/15V

以下哪個對ADC的描述是正確的（

）。

A