集成電路制造工藝課件

1、集成電路制造工藝2微電子的發(fā)展史及動(dòng)態(tài)1947年第一個(gè)晶體管發(fā)明0年代：晶體管時(shí)代鋁柵PMOS器件結(jié)構(gòu)80年代：VLSI提高效率和質(zhì)量MOSEFT集成電路超過(guò)雙極IC; CMOS取代NMOS在個(gè)人電腦、移動(dòng)通信、國(guó)際互聯(lián)網(wǎng)、信息家電的牽引下，世界半導(dǎo)體市場(chǎng)空前發(fā)展， 信息產(chǎn)業(yè)已發(fā)展成為全球經(jīng)濟(jì)的第一大支柱。 半導(dǎo)體產(chǎn)業(yè)嚴(yán)重依賴(lài)于技術(shù)基礎(chǔ)微電子集成技術(shù)，特別是集成電路技術(shù)的不斷進(jìn)步。1997199920012003200625018013010070特征尺寸時(shí)鐘頻率 (z)750M1.2G2G3.5G5GDRAM (bit/chip)256M1G4 G16 G64 G電壓電壓（V）2.51.81

2、.51.20.94534231.5211.5柵氧厚度（nm)源漏結(jié)深（nm)50100367226522040153057677889布線層數(shù)50 GHz)顯示例如f T25 GHz晶體管硅要60微安電流SiGe要20微安電流用SiGe 材料制成的晶體管和RF電路有極低的噪聲。集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)掩膜版芯片制造芯片檢測(cè)封裝測(cè)試過(guò)程單晶、外延材料系統(tǒng)需求集成電路的設(shè)計(jì)過(guò)程：設(shè)計(jì)創(chuàng)意+仿真驗(yàn)證否行為仿真否時(shí)序仿真后仿真否是設(shè)計(jì)業(yè)集成電路芯片設(shè)計(jì)過(guò)程框架From 吉利久教授Sing off是布局布線版圖是綜合、優(yōu)化網(wǎng)表功能要求行為設(shè)計(jì)（VHDL）硅片由氧化、淀積、離子注入或蒸發(fā)形成新

3、的薄膜或膜層用掩膜版曝光重復(fù)20-30次刻 蝕測(cè)試和封裝芯片制造過(guò)程集成電路芯片的顯微照片Vsspoly 柵Vdd布線通道參考孔N+P+有源區(qū)集成電路的內(nèi)部單元(俯視圖)晶體管光學(xué)照片8mm低噪聲放大器版圖晶體管SEM照片柵長(zhǎng)為90納米的柵圖形照片溝道長(zhǎng)度為0.15微米的晶體管30mm50mm100m m頭發(fā)絲粗細(xì)1mm 1mm(晶體管的大小)90年產(chǎn)的集成電路中晶體管大小與人類(lèi)頭發(fā)絲粗細(xì)、皮膚細(xì)胞大小的比較N溝道MOS晶體管CMOS集成電路(互補(bǔ)型MOS集成電路)： 目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。集成電路制造工藝 圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類(lèi)似于照相底片)上的

4、圖形轉(zhuǎn)移到半導(dǎo)體單晶片上 摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等 制膜：制作各種材料的薄膜圖形轉(zhuǎn)換：光刻光刻三要素：光刻膠、掩膜版和光刻機(jī) 光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹(shù)脂和有機(jī)溶劑等混合而成的膠狀液體 光刻膠受到特定波長(zhǎng)光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠：分辨率差，適于加工線寬3mm的線條正膠：曝光后可溶負(fù)膠：曝光后不可溶圖形轉(zhuǎn)換：光刻 幾種常見(jiàn)的光刻方法 接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。 接近式曝光：在硅片和掩膜版

5、之間有一個(gè)很小的間隙(1025mm)，可以大大減小掩膜版的損傷，分辨率較低 投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法， 目前用的最多的曝光方式三種光刻方式圖形轉(zhuǎn)換：光刻 超細(xì)線條光刻技術(shù)甚遠(yuǎn)紫外線(EUV)電子束光刻X射線離子束光刻圖形轉(zhuǎn)換：刻蝕技術(shù) 濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法 干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的圖形轉(zhuǎn)換：刻蝕技術(shù) 濕法腐蝕： 濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕 優(yōu)點(diǎn)是選擇性

6、好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡(jiǎn)單、成本低 缺點(diǎn)是鉆蝕嚴(yán)重、對(duì)圖形的控制性較差干法刻蝕濺射與離子束銑蝕：通過(guò)高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實(shí)現(xiàn)刻蝕。選擇性好、對(duì)襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(Reactive Ion Etching，簡(jiǎn)稱(chēng)為RIE)：通過(guò)活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)雜質(zhì)摻雜 摻雜：將需要的雜質(zhì)摻入特

7、定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As) N型硅硼(B) P型硅 摻雜工藝：擴(kuò)散、離子注入擴(kuò)散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位： 、族元素 一般要在很高的溫度(9501280)下進(jìn)行 磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙： Na、K、Fe、Cu、Au 等元素 擴(kuò)散系數(shù)要比替位式擴(kuò)散大67個(gè)數(shù)量級(jí)雜質(zhì)橫向擴(kuò)散示意圖固態(tài)源擴(kuò)散：如B2O3、P2O5、BN等利用液態(tài)源進(jìn)行擴(kuò)散的裝置示意圖離子注入離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻

8、雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定摻雜的均勻性好 溫度低：小于600 可以精確控制雜質(zhì)分布 可以注入各種各樣的元素 橫向擴(kuò)展比擴(kuò)散要小得多。 可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜離子注入系統(tǒng)的原理示意圖離子注入到無(wú)定形靶中的高斯分布情況退火退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過(guò)程都可以稱(chēng)為退火 激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用 消除損傷退火方式： 爐退火 快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)氧化工

9、藝 氧化：制備SiO2層 SiO2的性質(zhì)及其作用 SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對(duì)器件和電路進(jìn)行鈍化的鈍化層材料SiO2的制備方法熱氧化法 干氧氧化 水蒸汽氧化 濕氧氧化 干氧濕氧干氧(簡(jiǎn)稱(chēng)干濕干)氧化法 氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法進(jìn)行干氧和濕氧氧化的氧化爐示意圖化學(xué)汽相淀積(CVD)化學(xué)汽相

10、淀積(Chemical Vapor Deposition)：通態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程CVD技術(shù)特點(diǎn)： 具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn) CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等化學(xué)汽相淀積(CVD) 常壓化學(xué)汽相淀積(APCVD) 低壓化學(xué)汽相淀積(LPCVD) 等離子增強(qiáng)化學(xué)汽相淀積(PECVD)APCVD反應(yīng)器的結(jié)構(gòu)示意圖LPCVD反應(yīng)器的結(jié)構(gòu)示意圖平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖化學(xué)汽相淀積(CVD)單晶硅的

11、化學(xué)汽相淀積(外延)：一般地， 將在單晶襯底上生長(zhǎng)單晶材料的工藝叫做外延，生長(zhǎng)有外延層的晶體片叫做外延片二氧化硅的化學(xué)汽相淀積：可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源 低溫CVD氧化層：低于500 中等溫度淀積：500800 高溫淀積：900左右化學(xué)汽相淀積(CVD)多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高， 而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對(duì)準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中

12、等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來(lái)源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場(chǎng)作用下，氣體放電形成的離子被強(qiáng)電場(chǎng)加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上蒸發(fā)原理圖集成電路工藝圖形轉(zhuǎn)換： 光刻：接觸光刻、接近光刻、投影光刻、電子束光刻 刻蝕：干法刻蝕、濕法刻蝕摻雜： 離子注入 擴(kuò)散制膜： 氧化：干氧氧化、濕氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸發(fā)、濺射退火作業(yè) 集成電

13、路工藝主要分為哪幾大類(lèi)，每一類(lèi)中包括哪些主要工藝，并簡(jiǎn)述各工藝的主要作用 簡(jiǎn)述光刻的工藝過(guò)程集成電路制造工藝北京大學(xué)CMOS集成電路制造工藝形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷 形成P阱 去掉光刻膠 在N阱區(qū)生長(zhǎng)厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化 去掉氮化硅層P阱離子注入，注硼推阱 退火驅(qū)入 去掉N阱區(qū)的氧化層形成場(chǎng)隔離區(qū) 生長(zhǎng)一層薄氧化層 淀積一層氮化硅 光刻場(chǎng)隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來(lái) 反應(yīng)離子刻蝕氮化硅 場(chǎng)區(qū)離子注入 熱生長(zhǎng)厚的場(chǎng)氧化層 去掉氮化硅層形成多晶硅柵? 生長(zhǎng)柵氧化層? 淀積多晶硅? 光刻多晶硅柵? 刻蝕多晶硅柵

14、形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒(méi)有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2形成N管源漏區(qū)?光刻，利用光刻膠將PMOS區(qū)保護(hù)起來(lái)?離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)?光刻，利用光刻膠將NMOS區(qū)保護(hù)起來(lái)?離子注入硼，形成P管源漏區(qū)形成接觸孔 化學(xué)氣相淀積磷硅玻璃層 退火和致密 光刻接觸孔版 反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔形成第一層金屬 淀積金屬鎢(W)，形成鎢塞形成第一層金屬 淀積金屬層，如Al-Si、Al-Si-Cu合金等 光刻第一層金屬版，定義

15、出連線圖形 反應(yīng)離子刻蝕金屬層，形成互連圖形形成穿通接觸孔化學(xué)氣相淀積PETEOS通過(guò)化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形合金形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻鈍化版刻蝕氮化硅，形成鈍化圖形測(cè)試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的硅材料AA雙極集成電路制造工藝雙極集成電路工藝制作埋層初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗

16、口中的氧化層刻蝕掉，并去掉光刻膠進(jìn)行大劑量As+注入并退火，形成n+埋層生長(zhǎng)n型外延層 利用HF腐蝕掉硅片表面的氧化層 將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定形成橫向氧化物隔離區(qū) 熱生長(zhǎng)一層薄氧化層，厚度約50nm 淀積一層氮化硅，厚度約100nm 光刻2#版(場(chǎng)區(qū)隔離版形成橫向氧化物隔離區(qū) 利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉 進(jìn)行硼離子注入形成橫向氧化物隔離區(qū) 去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū) 去掉氮化硅層形成基區(qū) 光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū) 基區(qū)離子注入硼形成接觸

17、孔： 光刻4#版(基區(qū)接觸孔版) 進(jìn)行大劑量硼離子注入 刻蝕掉接觸孔中的氧化層形成發(fā)射區(qū) 光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來(lái)，暴露出發(fā)射極和集電極接觸孔 進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū)金屬化 淀積金屬，一般是鋁或Al-Si、Pt-Si合金等 光刻6#版(連線版)，形成金屬互連線合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻7#版(鈍化版) 刻蝕氮化硅，形成鈍化圖形隔離技術(shù) PN結(jié)隔離 場(chǎng)區(qū)隔離 絕緣介質(zhì)隔離 溝槽隔離PN結(jié)隔離工藝絕緣介質(zhì)隔離工藝LOCOS隔離工藝LOCOS隔離工藝溝槽隔離工藝接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料, 但Al連線也存在一些比較嚴(yán)重的問(wèn)題 電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線工藝有望從根本上解決該問(wèn)題 IBM、Motorola等已經(jīng)開(kāi)發(fā)成功目前，互連線已經(jīng)占到芯片總面積的7080%；且連線的寬度越來(lái)越窄，電流密度迅速增加 幾個(gè)概念場(chǎng)區(qū)有源區(qū) 柵結(jié)構(gòu)材料 Al-二氧化硅結(jié)構(gòu) 多晶硅-二氧化硅結(jié)構(gòu) 難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu) Salicide工藝