EDA--課程設(shè)計汽車尾燈控制器

EDA技術(shù)課程設(shè)計說明書 汽車尾燈控制器設(shè)計 學(xué) 院： 電氣與信息工程學(xué)院 學(xué)生姓名： 朱木寧 指導(dǎo)教師： 胡紅艷 職稱學(xué)位 高級實驗師 專 業(yè)： 電子與信息工程 班 級： 電子1401班 學(xué) 號： 完成時間： 2016/6 EDA技術(shù)課程設(shè)計任務(wù)書學(xué)院：電氣與信息工程學(xué)院 適應(yīng)專業(yè)： 14級電子信息工程和通信工程 指導(dǎo)教師胡紅艷學(xué)生姓名朱木寧課題名稱汽車尾燈控制器設(shè)計內(nèi)容及任務(wù)一、設(shè)計內(nèi)容設(shè)計一個汽車尾燈控制器，控制汽車尾燈按照設(shè)定的程序亮滅。二、主要任務(wù)：(1) 確定總體方案.運用EDA技術(shù)完成各模塊的軟件設(shè)計,運用所學(xué)的電路及電子技術(shù)知識完成硬件模塊設(shè)計仿真.（2）完成全部流程：設(shè)計規(guī)范文檔、模塊設(shè)計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。擬達(dá)到的要求或技術(shù)指標(biāo)一、擬達(dá)到的要求：(1)恰當(dāng)?shù)剡\用所學(xué)理論知識，對總體方案進(jìn)行必要的技術(shù)、經(jīng)濟比較，然后選定較佳的設(shè)計方案。(2) 編寫各模塊VHDL源程序,繪制原理框圖、頂層電路模塊劃分圖、系統(tǒng)總原理圖電路圖、流程圖采用規(guī)范的標(biāo)準(zhǔn)繪制，要求設(shè)計參數(shù)正確、布局合理。二、技術(shù)指標(biāo)： 1、汽車正常行駛時汽車尾燈不亮 2、汽車向左拐時左側(cè)尾燈亮 3、汽車向右拐時右側(cè)尾燈亮 4、汽車剎車時兩個燈都亮 5、汽車倒車時兩個燈不斷閃亮 6、霧燈模式左側(cè)燈不斷閃亮主要參考資料1 劉欲曉等編著，EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實踐M，北京：電子工業(yè)出版社，2009；2劉延飛等編著，基于ALTERA FPGA/CPLD的電子系統(tǒng)設(shè)計及工程實踐M，人民郵電出版社，2009；3劉江海主編,EDA技術(shù)M, 武漢.華中科技大學(xué)出版社, 2013.024艾明晶編著,EDA設(shè)計實驗教程M, .北京清華大學(xué)出版社2014.035 陳蘇婷編著,EDA設(shè)計與應(yīng)用基礎(chǔ)M, 北京,氣象出版社, 2015.016范秋華主編,EDA技術(shù)及實驗教程M, 北京.電子工業(yè)出版社, 2015.017馬玉清主編,EDA技術(shù)(VHDL版) M,合肥,中國科技術(shù)大學(xué)出版社,2014.058 李俊.EDA技術(shù)與VHDL編程M.北京：電子工業(yè)出版社.20129 陳炳權(quán),曾慶立.EDA技術(shù)及實例開發(fā)教程M.湘潭：湘潭大學(xué)出版社,201310林連冬，EDA技術(shù)開放實驗室教研型實驗教學(xué)M.西安：中國科技術(shù)大學(xué)出版社2013.0511EDA技術(shù)在現(xiàn)代數(shù)控插補系統(tǒng)中的應(yīng)用研究M.西北工業(yè)大學(xué)出版社，2015.05指導(dǎo)教師意見簽名：年 月 日教研室意見簽名：年 月 日摘 要 隨著社會的不斷進(jìn)步，現(xiàn)代化技術(shù)已經(jīng)深入到人們生活的各個角落，而汽車作為較為方便的代步工具，已經(jīng)成為我們生活中不可或缺的一部分。人們對汽車的研究已經(jīng)是非常的深入，為了使汽車更好的服務(wù)人類，人們從來沒有停止過對汽車的研究，對于司機來說，汽車信號燈是汽車與汽車這間的交流渠道，不同的亮燈模式表達(dá)了不同的信息，是協(xié)調(diào)交通，避免交通事故發(fā)生的重要信息，所以汽車尾燈控制器的作用是毋庸置疑的。 本次課程設(shè)計采用的是EDA控制技術(shù)來實現(xiàn)汽車尾燈控制電路的設(shè)計。首先給出了設(shè)計方案，然后進(jìn)行的VHDL的程序設(shè)計，生成了底層文件，再畫出了汽車尾燈控制系統(tǒng)的頂層文件原理圖，同時進(jìn)行了軟件仿真和硬件下載測試。本次設(shè)計較好的完成的課程設(shè)計的要求，使其控制系統(tǒng)使用更方便，成本更低廉。 關(guān)鍵詞：EDA技術(shù)，VHDL程序，硬件下載。 ABSTRACTWith the constant progress of the society, modern technology has gone deep into every corner of peoples lives, and car as more convenient means of transportation tool, has become a part of an integral part of our lives. Peoples study on the car is already very deeply, in order to make the car better service to humanity, people have never stopped for automobile research and for drivers, car lights are cars and car the channels of communication, different lighting modes to express different information, coordinate transportation, avoid traffic accidents important information, so car taillight controller role is beyond doubt.This design for the automobile tail light controller design, uses the EDA control technology to realize the automobile tail light control circuit design. First, the design of the program, and then the VHDL program design, generated the underlying document, drawing out the car light control system schematic, while the software simulation and download test. This design better complete the requirements of the curriculum design, so that the use of its control system is more convenient, the cost is more low. Key words：EDA control,VHDL program 目 錄1概 述 61.1 EDA簡介61.2設(shè)計目的6 1.3設(shè)計簡介及要求72設(shè)計方案83 軟件電路的設(shè)計9 3.1 主控制模塊93.2 左側(cè)控制模塊 103.3霧燈模式、倒車控制模塊113.4 右側(cè)控制模123.5 汽車尾燈控制器系統(tǒng)電路134 系統(tǒng)仿真 14 4.1汽車控制器系統(tǒng)仿真14 4.2主控制模塊仿真15 4.3左側(cè)控制模塊仿真15 4.4右側(cè)控制模塊仿真16 4.5霧燈模式、倒車控制模塊仿真165 下載測試 17 5.1芯片選擇及引腳鎖定 17 5.2 下載測試 18結(jié)束語 19參考文獻(xiàn) 20致謝 21附錄 1主控模塊程序22附錄 2 左側(cè)控制模塊程序 22附錄 3 霧燈、倒車控制模塊程序 23附錄 4 右側(cè)控制模塊程序 241 概 述1.1 EDA簡介隨著電子技術(shù)的迅猛發(fā)展，高新技術(shù)日新月異，傳統(tǒng)的設(shè)計方法正逐步退出歷史舞臺，取而代之的是基于 EDA 技術(shù)的芯片設(shè)計技術(shù)，它正成為電子系統(tǒng)設(shè)計的主流。 大規(guī)模可編程器件現(xiàn)場可編程門陣列FPGA （ Field Programmable Gate Array ） 和復(fù)雜可編程邏輯器件 CPLD（ Complex Programmable Logic Device ） 是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路（ ASIC ）。由于其性能好、可靠性高、容量大、體積小，微功耗、速度快、使用靈活、設(shè)計周期短、開發(fā)成本低，靜態(tài)可重復(fù)編程、動態(tài)在系統(tǒng)重構(gòu)、硬件功能可以像軟件一樣通過編程來修改，因此極大地提高了電子系統(tǒng)設(shè)計的靈活性和通用性。在汽車運行過程中，駕車司機通過尾燈通知后繼車輛本人的運行意圖，對于維持正常的交通秩序，保障安全具有極其重要的意義。 汽車尾燈控制電路是隨汽車智能化技術(shù)的發(fā)展而迅速發(fā)展起來的，汽車尾燈一般是用基于微處理的硬件電路構(gòu)成， 正因為硬件電路的局限性，不能隨意的更改電路的功能和性能，且可靠性得不到保證，因此對汽車尾燈控制系統(tǒng)的發(fā)展帶來一定的局限性，難以滿足現(xiàn)代汽車的智能化發(fā)展。本設(shè)計使用復(fù)雜可編程邏輯器件 CPLD ， 用 VHDL （ Very HighSpeed Integrated Circuit Hardware Description Language ）對汽車尾燈控制電路進(jìn)行設(shè)計，并用 Quartus II 軟件進(jìn)行 CPLD 芯片的編譯和下載，生成的是集成化的數(shù)字電路，沒有傳統(tǒng)設(shè)計中的接線問題，硬件功能的改變可以通過編程來修改，所以故障率低、可靠性高，而且體積小，體現(xiàn)了 EDA 技術(shù)在數(shù)字電路設(shè)計中的優(yōu)越性1.2設(shè)計目的EDA技術(shù)課程設(shè)計是在完成EDA技術(shù)理論課程教學(xué)以后所進(jìn)行的重要實踐教學(xué)環(huán)節(jié)。本課程的學(xué)習(xí)目的在于使學(xué)生綜合運用EDA技術(shù)課程及其它先修課程的理論知識進(jìn)行EDA數(shù)字系統(tǒng)的設(shè)計實踐，使理論知識和生產(chǎn)實際知識緊密結(jié)合起來，從而使這些知識得到進(jìn)一步的鞏固、加深和擴展。EDA技術(shù)課程設(shè)計主要培養(yǎng)學(xué)生邏輯設(shè)計能力和采用 EDA 方法進(jìn)行設(shè)計的思想,掌握 CPLD/FPGA 器件的開發(fā)應(yīng)用。建立設(shè)計流程的基本概念并掌握之； 熟悉設(shè)計中使用的主流工具，掌握仿真工具 ModelSim/NCVerilog、QuartusII/ISE 以及相應(yīng)的 SOPC EDK； 學(xué)習(xí)良好的技術(shù)文檔撰寫方法與文風(fēng)；掌握邏輯設(shè)計與仿真驗證的基本方法；通過設(shè)計實際訓(xùn)練，為后續(xù)專業(yè)課的學(xué)習(xí)、畢業(yè)設(shè)計及解決工程問題打下良好的基礎(chǔ)。1.3 設(shè)計簡介及要求 本次課程設(shè)計是一個汽車尾燈控制器的設(shè)計，汽車尾燈控制器有6個燈（左側(cè)燈：ZLED1、ZLED2、ZLED3、右側(cè)燈：YLED1、YLED2、YLED3）和6個脈沖按鍵（左轉(zhuǎn)彎按鍵、右轉(zhuǎn)彎按鍵、剎車按鍵、倒車按鍵、霧燈模式按鍵），本次設(shè)計要達(dá)到以下6點要求： 1、汽車正常行駛時汽車尾燈不亮 2、按下左轉(zhuǎn)彎按鍵時左側(cè)尾燈（ZLED1）亮 3、按下右轉(zhuǎn)彎按鍵時右側(cè)尾燈（YLED1）亮 4、按下剎車按鍵時兩個燈（ZLED2、YLED2）都亮 5、按下倒車按鍵時左側(cè)尾燈（ZLED3）不斷閃亮 6、按下霧燈模式按鍵時右側(cè)燈（YLED3）不斷閃亮2 設(shè)計方案 汽車尾燈的控制就是一個狀態(tài)機的事例，整體設(shè)方框如圖1所示： 圖1 系統(tǒng)整體框圖 整個控制系統(tǒng)有4個模塊組成，主控制模塊、左側(cè)控制模塊、右側(cè)控制模塊、霧燈模式倒車控制模塊。其中主控制模塊有左、右轉(zhuǎn)的控制、剎車的控制、倒車的控制、霧燈模式的控制，左控制模塊有左側(cè)轉(zhuǎn)向燈和剎車指示燈的控制，右控制模塊有右側(cè)轉(zhuǎn)向燈和剎車指示燈的控制，霧燈和倒車控制模塊有霧燈模式指示燈和倒車指示燈的控制。 汽車尾燈控制器的工作過程。當(dāng)汽車向左轉(zhuǎn)時；左側(cè)控制模塊ZLED1燈亮，但汽車向右轉(zhuǎn)時；右側(cè)控制模塊YLED1燈亮；當(dāng)汽車剎車時，左側(cè)控制模塊ZLED2燈和右側(cè)控制部分YLED2燈同時亮；當(dāng)汽車開啟霧燈模式時，左側(cè)控制模塊ZLED3燈不斷閃亮；當(dāng)汽車剎車時，右側(cè)控制模塊YLED3不斷閃亮；顯示部分會顯示各個控制模塊LED燈的工作狀態(tài)。各個運行狀態(tài)互不影響、相互獨立。當(dāng)汽車正常行駛時，所有的指示燈都不亮。3軟件電路的設(shè)計3.1主控制模塊主控制模塊功能:控制其他的控制模塊，起到中驅(qū)的作用。主控制模塊由VHDL程序?qū)崿F(xiàn)，下面為它的實體部分VHDL代碼： ENTITY master IS PORT(LEFT,RIGHT,BRAKE,FOG,BACK:IN STD_LOGIC;-定義端口 LP,RP,LR,F,B,BRAKE_LED:OUT STD_LOGIC);END ENTITY;詳細(xì)程序見附錄，主控制模塊圖如圖2 所示. 圖2 主控制模塊圖圖2中，LEFT為汽車左轉(zhuǎn)控制輸入信號，RIGHT為汽車右轉(zhuǎn)控制輸入信號，BRAKE為剎車控制輸入信號，F(xiàn)OG為霧燈模式控制輸入信號，BACK為倒車控制輸入信號，都為高電平有效。（主控制模塊圖2輸入端口對應(yīng)的輸入信號如表1所示）輸出信號LP為左轉(zhuǎn)脈沖，輸出信號RP為右轉(zhuǎn)脈沖，輸出信號F為霧燈模式脈沖，輸出信號B為倒車模式脈沖，輸出信號BRAKE_LED為剎車脈沖，（主控制模塊圖2輸出端口對應(yīng)輸出信號如表2所示）當(dāng)LEFT輸入信號為1時，CLK由0變?yōu)?，則輸出信號LP輸出為1；當(dāng)輸入信號RIGHT為1時，CLK由0變?yōu)?，則輸出信號RP輸出為1。輸出信號LR為左側(cè)和右側(cè)控制模塊的使能信號（低電平有效），當(dāng)輸入信號LEFT和輸入信號RIGHT同時為1時，輸出信號LR輸出為1，此時左側(cè)和右側(cè)控制模塊都不起作用；當(dāng)輸入信號FOG為1時，CLK由0變?yōu)?，則輸出信號F輸出為1；當(dāng)輸入信號BRAKE為1時，CLK由0變?yōu)?，則輸出信號B輸出為1；當(dāng)輸入信號BRAKE為1時，CLK由0變?yōu)?，則輸出信號BRAKE_LED輸出為1。個模塊的輸出與輸入互不影響。表1主控制模塊輸入端口對應(yīng)的輸入信號輸入端口 LEFT RIGHT BACK FOG BRAKE輸入信號 左轉(zhuǎn)輸入 右轉(zhuǎn)輸入 倒車輸入 霧燈輸入 剎車輸入表2 主控制模塊輸出端口對應(yīng)的輸出信號輸出端口 LP RP B F BRAKE-LED LR輸出信號 左轉(zhuǎn)脈沖 右轉(zhuǎn)脈沖 倒車脈沖 霧燈脈沖 剎車脈沖 使能脈沖3.2左側(cè)控制模塊左側(cè)控制模塊功能：執(zhí)行主控模塊下達(dá)的指令，控制左轉(zhuǎn)信號燈，和剎車信號燈。左控制模塊由VHDL程序?qū)崿F(xiàn)，下面為它的VHDL實體部分代碼：ENTITY LC IS PORT(CLK,LP,LR,BRAKE:IN STD_LOGIC;-定義端口 ZLED1,ZLED2:OUT STD_LOGIC);END ENTITY LC;詳細(xì)程序見附錄，左側(cè)控制模塊圖如圖3所示： 圖3左側(cè)控制模塊圖圖3中，輸入信號CLK為時鐘信號：輸入信號LP為左轉(zhuǎn)彎輸入脈沖（高電平有效）；輸入信號LR為左側(cè)模塊與右側(cè)模塊的使能信號（低電平有效）；輸入信號BRAKE為剎車輸入脈沖（高電平有效）。（左側(cè)控制模塊圖3輸入端口對應(yīng)的輸入信號如表3所示）輸出信號ZLED1為左轉(zhuǎn)彎信號，輸出信號ZLED2為剎車信號，（左側(cè)控制模塊圖3輸出端口對應(yīng)的輸出信號如表4所示）表3左側(cè)控制模塊輸入端口對應(yīng)輸入信號表輸入端口 CLK LP LR BRAKE輸入信號 時鐘信號 左轉(zhuǎn)脈沖 使能信號 剎車脈沖表4左側(cè)控制模塊輸出端口對應(yīng)輸出信號表輸出端口 ZLED1 ZLED2輸出信號 左轉(zhuǎn)的亮滅 剎車燈的亮滅當(dāng)輸入信號LP為1時，CLK由0變?yōu)?，則輸出信號ZLED1輸出為1；當(dāng)輸入信號BRAKE為1，CLK由變?yōu)?，則輸出信號ZLED2輸出為1。模塊中輸入輸出信號各不影響。33霧燈模式、倒車控制模塊霧燈模式、倒車控制模塊功能：執(zhí)行主控模塊下達(dá)的指令，控制霧燈模式信號燈，和倒車信號燈。霧燈模式、倒車控制模塊由VHDL程序?qū)崿F(xiàn)，下面為它的VHDL代碼實體部分： ENTITY FogBack IS PORT(CLK,F,B:IN STD_LOGIC; ZLED3,YLED3:OUT STD_LOGIC);-定義端口 END ENTITY;詳細(xì)程序見附錄，霧燈模式、倒車控制模塊圖如圖4所示。 圖4霧燈模式、倒車控制模塊圖圖4中,CLK為時鐘輸入信號：F為霧燈模式輸入脈沖（高電平有效）；B為倒車輸入脈沖（高電平有效）；（霧燈模式、倒車控制模塊圖4輸入端口對應(yīng)的輸入信號如表5所示）ZLED3為霧燈模式輸出信號，YLED3為倒車輸出信號.（霧燈模式、倒車控制模塊圖4輸入端口對應(yīng)的輸入信號如表6所示）當(dāng)F為1時，ZLED3輸出為CLK信號，（高低電平，頻率與時鐘信號一樣）不斷閃爍；當(dāng)B為1時，YLED3輸出信號為CLK信號，（高低電平，頻率與時鐘信號一樣）不斷閃爍。該模塊的各個輸出輸入信號之間也是互不影響。表5 霧燈模式、倒車控制模塊輸入端口對應(yīng)的輸入信號表輸入端口 CLK F B輸出信號 時鐘信號 霧燈脈沖 倒車脈沖表6 霧燈模式、倒車控制模塊輸出端口對應(yīng)的輸出信號表輸出端口 ZLED3 YLED3輸出信號 ） 霧燈的亮滅 倒車燈的亮滅 3.4右側(cè)控制模塊右側(cè)控制模塊功能：執(zhí)行主控模塊下達(dá)的指令，控制右轉(zhuǎn)信號燈，和剎車信號燈。 右控制模塊由VHDL程序?qū)崿F(xiàn)，下面為它的VHDL實體部分代碼： ENTITY RC IS PORT(CLK,RP,LR,BRAKE:IN STD_LOGIC;-定義端口 YLED1,YLED2:OUT STD_LOGIC);END ENTITY RC;詳細(xì)程序見附錄，右側(cè)控制模塊圖如圖5所示。 圖5右側(cè)控制模塊圖圖5中，CLK為時鐘輸入信號；RP為右轉(zhuǎn)輸入脈沖（高電平有效）；LR為左側(cè)模塊與右側(cè)模塊的使能信號（低電平有效）；BRAKE為剎車輸入脈沖（高電平有效）；（右側(cè)控制模塊圖5輸入端口對應(yīng)的輸入信號如表7所示）YLED1為右轉(zhuǎn)彎輸出信號，YLED2為剎車輸出信號。（右側(cè)控制模塊圖5輸入端口對應(yīng)的輸入信號如表8所示）當(dāng)P為1時，CLK由0變?yōu)?，則YLED1輸出為1；當(dāng)BRAKE為1，CLK由變?yōu)?，則YLED2輸出為1。模塊中輸入輸出信號各不影響。表7右側(cè)控制模塊輸入端口對應(yīng)的輸入信號表輸入端口 CLK RP LR BRAKE 輸入信號 時鐘信號 右轉(zhuǎn)脈沖 使能脈沖 剎車脈沖表8右側(cè)控制模塊輸出端口對應(yīng)的輸出信號表輸出端口 YLED1 YLED2輸出信號 左轉(zhuǎn)燈的亮滅 剎車燈的亮滅3.5 汽車尾燈控制器系統(tǒng)頂層電路汽車尾燈控制器系統(tǒng)頂層文件由主控制模塊、右側(cè)控制模塊、左側(cè)控制模塊、霧燈模式、倒車控制模塊，四個底層文件組成,當(dāng)各底層文件設(shè)計編譯完成后, 將各底層文件組成系統(tǒng)頂層文件.其頂層原理圖如下圖6所示: 圖6中，CLK為時鐘輸入信號，汽車左轉(zhuǎn)控制信號LEFT,汽車右轉(zhuǎn)控制信號RIGHT，汽車剎車控制信號BRAKE，汽車霧燈模式控制信號FOG，汽車倒車控制信號BACK。可設(shè)計系統(tǒng)輸出信號：左側(cè)三個指示燈ZLED1，ZLED2，ZLED3和右側(cè)三個指示燈YLED1，YLED2，YLED3來實現(xiàn)汽車尾燈控制器功能。 圖6汽車尾燈控制系統(tǒng)原理圖系統(tǒng)的工作原理以及過程:當(dāng)汽車向左轉(zhuǎn)的時候，左轉(zhuǎn)彎信號LEFT為1，此時汽車左轉(zhuǎn)指示燈ZLED1亮；當(dāng)汽車向右轉(zhuǎn)的時候，右轉(zhuǎn)彎信號RIGHT為1，此時汽車左轉(zhuǎn)指示燈YLED1亮；當(dāng)汽車剎車的時候，汽車剎車信號BRAKE為1，此時汽車剎車指示燈右側(cè)YLED2和左側(cè)ZLED2亮；當(dāng)汽車開始霧燈模式時，汽車霧燈信號FOG為1，此時ZLED3指示燈不斷閃爍；當(dāng)汽車倒車時，汽車倒車信號BACK為1，此時YLED3指示燈不斷閃爍。這5種汽車尾燈工作狀態(tài)相互獨立，互不影響。 4 系統(tǒng)仿真4.1 汽車尾燈控制器系統(tǒng)仿真汽車尾燈主控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖7所示。 圖7 汽車尾燈控制器系統(tǒng)仿真圖對仿真圖7進(jìn)行分析：CLK為時鐘輸入信號，BACK為汽車倒車控制信號，BRAKE為汽車剎車控制信號，F(xiàn)OG為霧燈模式控制信號，LEFT為左轉(zhuǎn)彎信號，RIGHT為汽車右轉(zhuǎn)彎控制信號，上述信號都是高電平有效。ZLED1為住轉(zhuǎn)彎輸出信號，當(dāng)LEFT為1時，ZLED1由0變?yōu)?，指示燈ZLED1亮，YLED1為右轉(zhuǎn)彎輸出信號，當(dāng)RIGHT為1時，YLED1有0變?yōu)?，指示燈YLED1亮，ZLED2和YLED2為剎車輸出信號，當(dāng)BRAKE為1時，ZLED2和YLED2都由0變?yōu)?，指示燈ZLED2和YLED2亮，ZLED3為霧燈模式輸出信號，當(dāng)FOG為1時，ZLED3輸出為時鐘信號，指示燈ZLED3不斷閃爍。YLED3為倒車輸出信號，BACK為1時,YLED3輸出為時鐘信號，YLED3指示燈不斷閃爍。通過對仿真圖分析可知該系統(tǒng)中各個輸出輸入信號之間無影響。4.2 主控制模塊仿真汽車尾燈主控制模塊由VHDL程序?qū)崿F(xiàn)后，仿真圖如圖8所示。 圖 8 汽車尾燈主控制模塊仿真圖由仿真圖8可知：RIGHT，LEFT,BRAKE,FOG,BACK,為輸入信號，RIGHT為1時 表示汽車右轉(zhuǎn)，LEFT為1時表示汽車左轉(zhuǎn)，F(xiàn)OG為1時表示開啟霧燈模式，BACK為1時表示汽車正在倒車。RP,LP,B,F,BRAKE_LED,LR為輸出信號。如圖可知：但RIGHT為1時，產(chǎn)生一個RP為1的信號脈沖輸出；當(dāng)LEFT為1時，產(chǎn)生一個LP為1的信號脈沖輸出：當(dāng)FOG為1的信號脈沖輸出；當(dāng)BRAKE為1時，產(chǎn)生一個BRAKE_LED為1的信號脈沖輸出；當(dāng)BACK為1時，產(chǎn)生一個B為1的信號脈沖輸出；當(dāng)LEFT和RIGHT同為1時產(chǎn)生一個LR為1的信號脈沖輸出。通過對仿真圖分析可知該系統(tǒng)中各個輸出輸入信號之間無影響。4.3 左側(cè)控制模塊仿真左側(cè)控制模塊由VHDL 程序?qū)崿F(xiàn)后，其仿真圖如圖9所示。 圖 9汽車尾燈控制器左側(cè)模塊仿真圖對仿真圖9進(jìn)行分析：LP，LR,BRAKE為輸入信號，CLK為時鐘信號。LP為1時表示左轉(zhuǎn)，LR為1時表示模塊不能使用，BRAKE為1表示剎車。ZLED1、ZLED2為輸出信號。由圖可知,當(dāng)LP為1時，ZLED1輸出為1表示左側(cè)指示燈ZLED1亮，此時汽車左轉(zhuǎn)彎；當(dāng)BRAKE為1時，ZLED2輸出為1表示指示燈ZLED2亮，此時汽車為剎車，通過對仿真圖分析可知該系統(tǒng)中各個輸出輸入信號之間無影響。4.4 右側(cè)控制模塊仿真右側(cè)控制模塊由VHDL 程序?qū)崿F(xiàn)后，其仿真圖如圖10所示。 圖10汽車尾燈控制器右側(cè)控制模塊仿真圖對仿真圖10進(jìn)行分析：RP，LR,BRAKE為輸入信號，CLK為時鐘信號。RP為1時表示右轉(zhuǎn)，LR為1時表示模塊不能使用，BRAKE為1表示剎車。LED1、LED2為輸出信號。由圖可知,當(dāng)P為1時，RLED1輸出為1表示左側(cè)指示燈RLED1亮，此時汽車左轉(zhuǎn)彎；當(dāng)BRAKE為1時，RLED2輸出為1表示指示燈RLED2亮，此時汽車為剎車，通過對仿真圖分析可知該系統(tǒng)中各個輸出輸入信號之間無影響。4.5 霧燈模式、倒車控制模塊仿真 霧燈模式、倒車控制模塊由VHDL 程序?qū)崿F(xiàn)后，其仿真圖如圖11所示。 圖11汽車尾燈控制器霧燈模式、倒車控制模塊仿真圖 對仿真圖11進(jìn)行分析：B，F(xiàn)為輸人信號，CLK為時鐘輸入信號。B為1時表示倒車，F(xiàn)為1時表示開啟霧燈模式。YLED3和ZLED3為輸出信號。，如圖可知：當(dāng)B為1時，YLED3輸出為時鐘CLK信號,表示右側(cè)指示燈YLED3在閃爍，此時汽車正在倒車，當(dāng)F為1時，ZLED3輸出時鐘CLK信號，表示左側(cè)指示燈ZLED3在閃爍，此時開啟霧燈模式。通過對仿真圖分析可知該系統(tǒng)中各個輸出輸入信號之間無影響。5 下載測試5.1 芯片選擇及引腳鎖定 系統(tǒng)仿真波形圖符合結(jié)果后，在實驗室進(jìn)行下載測試，根據(jù)汽車尾燈控制器的特性，可選擇實驗電路結(jié)構(gòu)圖NO.5進(jìn)行引腳鎖定，選擇芯片EP1C3TC144進(jìn)行引腳鎖定，引腳鎖定圖如圖12所示 圖12引腳鎖定圖 對引腳鎖定圖進(jìn)行解釋說明，根據(jù)實驗電路圖NO.5 及EP1C3TC144芯片引腳對照表可得出輸入引腳與實驗開發(fā)板元件對應(yīng)關(guān)系如表9所示. 輸出引腳與實驗開發(fā)板元件對應(yīng)關(guān)系如表10所示.表9開發(fā)板元件對應(yīng)的輸入信號表 開發(fā)板元件 8鍵 7鍵 6鍵 5鍵 4鍵 輸入信號 BACK BRAKE FOG LEFT RIGHT 表10開發(fā)板元件對應(yīng)的輸出信號表開發(fā)板元件 8燈 7燈 6燈 5燈 4燈 3燈輸出信號 YLED1 YLED2 YLED3 ZLED3 ZLED2 ZLED1表9中,輸入信號BACK對應(yīng)8鍵，BRAKE對應(yīng)開發(fā)板的7鍵，F(xiàn)OG對應(yīng)開發(fā)板的6鍵，LEFT對應(yīng)開發(fā)板的5鍵，RIGHT對應(yīng)開發(fā)板的4鍵，表10中，YLED1對應(yīng)開發(fā)板8燈，YLED2對應(yīng)開發(fā)板7燈，YLED3對應(yīng)開發(fā)板6燈，ZLED1對應(yīng)開發(fā)板3燈，ZLED2對應(yīng)開發(fā)板4燈，ZLED3對應(yīng)開發(fā)板5燈.5.2 下載測試首先用Quartus II/ISE軟件把工程文件下載到實驗室開發(fā)板，選擇NO.5模式，然后進(jìn)行測試。下載測試結(jié)果與現(xiàn)象：按下8鍵，輸入信號為BACK，6燈不斷閃爍，再按下8鍵,6燈滅；按下7鍵，輸入信號為BRAKE，7燈和4燈同時亮，再按下7鍵，7燈和4燈同時滅；按下6鍵，輸入信號為FOG，5燈不斷閃爍，再按下6鍵5燈滅；按下5鍵，輸入信號為LEFT，3燈亮，再按下5鍵，3燈滅；按下4鍵，輸入信號為RIGHT，8燈亮，再按下5鍵，8燈滅；按下5鍵的同時按下4鍵，產(chǎn)生使能信號LR，所以3燈和8燈都不亮。 下載測試符合課程設(shè)計要求，所以下載測試成功。結(jié)束語本次課程設(shè)計使我受益匪淺，它使我深入了解到硬件設(shè)計的整個過程，加深了我對EDA技術(shù)的了解，加深了我對VHDL語音的理解，以及對Quartus II/ISE 軟件的熟練度，擴充了我的知識面。本次課程設(shè)計不僅僅培養(yǎng)了我們的實際操作能力，也培養(yǎng)了我們靈活運用課本知識的能力，提高我們學(xué)以致用的本領(lǐng)，理論與實際相結(jié)合，獨立自主創(chuàng)新設(shè)計能力。本次課程設(shè)計教我學(xué)會了不懂就問，團結(jié)合作的重要性，以及個人表達(dá)能力，和理解能力的重要性，能夠?qū)⒆约褐赖臇|西清楚的表達(dá)出來將是比你學(xué)更多的知識更管用。設(shè)計中遇到不少的問題，而一個小小的問題就會導(dǎo)致整個結(jié)果的不正確，所以說我們做學(xué)問要嚴(yán)謹(jǐn)，避免不必要的浪費時間，提高工作效率。此次課程設(shè)計使我積累了一定的實際操作與自主設(shè)計的經(jīng)驗，相信在今后的工作中會有很大的幫助。參考文獻(xiàn)1 劉欲曉等編著，EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實踐M，北京：電子工業(yè)出版社，2009；2劉延飛等編著，基于ALTERA FPGA/CPLD的電子系統(tǒng)設(shè)計及工程實踐M，人民郵電出版社，2009；3劉江海主編,EDA技術(shù)M, 武漢.華中科技大學(xué)出版社, 2013.024艾明晶編著,EDA設(shè)計實驗教程M, .北京清華大學(xué)出版社2014.035 陳蘇婷編著,EDA設(shè)計與應(yīng)用基礎(chǔ)M, 北京,氣象出版社, 2015.016范秋華主編,EDA技術(shù)及實驗教程M, 北京.電子工業(yè)出版社, 2015.017馬玉清主編,EDA技術(shù)(VHDL版) M,合肥,中國科技術(shù)大學(xué)出版社,2014.058 李俊.EDA技術(shù)與VHDL編程M.北京：電子工業(yè)出版社.20129 陳炳權(quán),曾慶立.EDA技術(shù)及實例開發(fā)教程M.湘潭：湘潭大學(xué)出版社,201310林連冬，EDA技術(shù)開放實驗室教研型實驗教學(xué)M.西安：中國科技術(shù)大學(xué)出版社2013.0511EDA技術(shù)在現(xiàn)代數(shù)控插補系統(tǒng)中的應(yīng)用研究M.西北工業(yè)大學(xué)出版社，2015.05 致謝：感謝本設(shè)計是在胡紅艷高級實驗師的悉心指導(dǎo)下完成的，老師淵博的知識，嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，一絲不茍的工作作風(fēng)，平易近人的性格都是我學(xué)習(xí)的楷模。在課程設(shè)計期間，老師師給了我很大的支持和鼓勵，才使得課程設(shè)計得以順利的完成，在此謹(jǐn)向老師師表示忠心的感謝和崇高的敬意。同時感謝同課題的同學(xué)，在課程設(shè)計期間，他們不僅在學(xué)習(xí)上對我有很大的幫助，還在生活上提供方便。我和他們相處的是非常愉快，他們也給了我很大的支持和幫助。附錄1主控模塊程序： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY master IS PORT(LEFT,RIGHT,BRAKE,FOG,BACK:IN STD_LOGIC;-定義端口 LP,RP,LR,F,B,BRAKE_LED:OUT STD_LOGIC);END;ARCHITECTURE ART