數(shù)字邏輯 第4章 存儲邏輯

1、簡化簡化功能表功能表 1 1 1 0 RD 輸輸 入入 不變不變不變不變 截止截止1 導(dǎo)通導(dǎo)通0 導(dǎo)通導(dǎo)通0 V 狀態(tài)狀態(tài)OUT 輸輸 出出 TRTH CC 3 2V CC 3 2V CC 3 1 V CC 3 1 V CC 3 1V CC 3 2V 1 0 0 1 1 0 歸納出：歸納出：TH、TR 和和 Q ： 1 、 1 出出 0 ； 0 、 0 出出 1 ； 0 、 1 不不 變。變。 555 定時器的工作原理與邏輯功能定時器的工作原理與邏輯功能 復(fù)習(xí)復(fù)習(xí) 555定時器應(yīng)用1組成單穩(wěn)態(tài)觸發(fā)器 短時照明燈短時照明燈 定時監(jiān)測電路定時監(jiān)測電路 應(yīng)用應(yīng)用 uIuO 555定時器應(yīng)用2組成施密

2、特觸發(fā)器 脈沖幅度鑒別脈沖幅度鑒別 波形的整形波形的整形 應(yīng)用應(yīng)用 555定時器應(yīng)用3組成多諧振蕩器 同步時序邏輯分析同步時序邏輯分析同步時序邏輯分析 時序電路的結(jié)構(gòu)：時序電路的結(jié)構(gòu)： (,) n ZfX Q輸出方程：輸出方程： 狀態(tài)方程：狀態(tài)方程： 激勵方程：激勵方程： 1 ( ,) nn Qg Y Q (,) n Yh X Q () n Zf Q輸出方程：輸出方程： 米里型時序電路（米里型時序電路（Mealy） 摩爾型時序電路（摩爾型時序電路（Moore） 組合邏輯電路組合邏輯電路 觸發(fā)器觸發(fā)器1 Qn X0 Xn Q0 Z0 Zn Y0 Yn 觸發(fā)器觸發(fā)器n 輸出與輸入及狀態(tài)有關(guān)輸出與輸

3、入及狀態(tài)有關(guān) 輸出只與狀態(tài)有關(guān)輸出只與狀態(tài)有關(guān) 同步時序邏輯電路分析：同步時序邏輯電路分析： 同步時序分析步驟同步時序分析步驟同步時序分析步驟 同步時序邏輯電路分析步驟：同步時序邏輯電路分析步驟： 1、分清電路。確定輸入、輸出信號、分清電路。確定輸入、輸出信號 2、列出三個方程。、列出三個方程。 激勵方程、輸出方程、狀態(tài)方程激勵方程、輸出方程、狀態(tài)方程 3、寫出狀態(tài)轉(zhuǎn)換真值表。、寫出狀態(tài)轉(zhuǎn)換真值表。 4、畫出狀態(tài)轉(zhuǎn)換圖。、畫出狀態(tài)轉(zhuǎn)換圖。 5、描述邏輯功能。、描述邏輯功能。 根據(jù)特征方程根據(jù)特征方程 （ RS 、D、JK、T） 邏輯電路邏輯電路 激勵方程激勵方程 輸出方程輸出方程 狀態(tài)方程狀態(tài)

4、方程狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖描述邏輯功能描述邏輯功能 1、激勵、輸出方程、激勵、輸出方程 2110 01010 221100 D =Q , D =Q D =Q +Q =Q Q Z =Q , Z =Q , Z =Q 2、狀態(tài)方程、狀態(tài)方程 1 221 1 110 1 0010 n n n QDQ QDQ QDQQ 例例2已知同步時序電路如圖，試分析電路邏輯功能。已知同步時序電路如圖，試分析電路邏輯功能。 3、狀態(tài)表、狀態(tài)轉(zhuǎn)移圖、狀態(tài)表、狀態(tài)轉(zhuǎn)移圖 該時序電路是該時序電路是摩爾型摩爾型 1 221 1 110 1 0010 n n n QDQ QDQ QDQQ 221100 Z =Q , Z =Q ,

5、 Z =Q 2、狀態(tài)方程、狀態(tài)方程 000000001001010010101101 Q2Q1Q0 110110011011111111 100100 有效狀態(tài)、無效狀態(tài)、自啟動有效狀態(tài)、無效狀態(tài)、自啟動 123456 CP Q 0 Q 1 Q 2 0 0 0 000001010101 Q2Q1Q0 100 110011111 4、時序波形、時序波形 脈沖分配器脈沖分配器 5. 邏輯功能邏輯功能 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP nnQ QY 21 nn nn nn QKQJ QKQJ QKQJ 20

6、20 0101 1212 輸出方程：輸出方程： Moore型時序電路型時序電路 激勵方程：激勵方程： 1 寫寫 方方 程程 式式 分析下面同步時序電路的功能。分析下面同步時序電路的功能。例例3 2求狀態(tài)方程求狀態(tài)方程 JK觸發(fā)器的狀態(tài)方程：觸發(fā)器的狀態(tài)方程： nnn QKQJQ 1 將各觸發(fā)器的激勵方程代入，即得電路的狀態(tài)方程：將各觸發(fā)器的激勵方程代入，即得電路的狀態(tài)方程： nnnnnnnn nnnnnnnn nnnnnnnn QQQQQQKQJQ QQQQQQKQJQ QQQQQQKQJQ 202020000 1 0 010101111 1 1 121212222 1 2 nn nn nn

7、QKQJ QKQJ QKQJ 2020 0101 1212 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP 現(xiàn) 態(tài)次 態(tài)輸 出 nnn QQQ 012 1 0 1 1 1 2 nnn QQQY 3列狀態(tài)表列狀態(tài)表 nn nn nn nn QQY QQ QQ QQ 12 2 1 0 0 1 1 1 1 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1

8、 0 0 000 10 0 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 0 1 1 0 1 1 1 2 Y Q Q Q n n n 000 10 1 1 1 0 1 1 1 2 Y Q Q Q n n n 110 01 0 0 1 0 1 1 1 2 Y Q Q Q n n n 110 01 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 01 0 1 1 0 1 1 1 2 Y Q Q Q n n n 000 01 1 1 1 0 1 1 1 2 Y Q Q Q n n n

9、 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP 4畫狀態(tài)圖、時序圖畫狀態(tài)圖、時序圖 狀態(tài)圖狀態(tài)圖 有效循環(huán)有效循環(huán) 無效循環(huán)無效循環(huán) 電路不能自啟動。電路不能自啟動。 CP Q0 Q1 Q2 Y5 電電 路路 功功 能能 時時 序序 圖圖 有效循環(huán)的有效循環(huán)的6個狀態(tài)分別是個狀態(tài)分別是05這這6個十進制數(shù)字的格雷碼，并且在個十進制數(shù)字的格雷碼，并且在 時鐘脈沖時鐘脈沖CP的作用下，這的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：個狀態(tài)是按遞增規(guī)律變化的，即： 000001011111110100000 所以這是一個

10、用格雷碼表示的六進制同步加法計數(shù)器。當(dāng)對第所以這是一個用格雷碼表示的六進制同步加法計數(shù)器。當(dāng)對第6個個 脈脈沖計數(shù)時，計數(shù)器又重新從脈脈沖計數(shù)時，計數(shù)器又重新從000開始計數(shù)，并產(chǎn)生輸出開始計數(shù)，并產(chǎn)生輸出Y1。 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP 第第3章掌握內(nèi)容章掌握內(nèi)容 第第第4 4 4章章章 第第 4章章 第一節(jié)第一節(jié) 特殊存儲部件特殊存儲部件 第二節(jié)第二節(jié) 隨機讀寫存儲器隨機讀寫存儲器RAMRAM 第三節(jié)第三節(jié) 只讀存儲器只讀存儲器ROM 第四節(jié)第四節(jié) FLASHFLASH存儲器存儲器 第五節(jié)

11、第五節(jié) 存儲器容量擴充存儲器容量擴充 存儲邏輯 譯碼器譯碼器 寄存器組寄存器組 數(shù)據(jù)入數(shù)據(jù)入 n位位 地址計數(shù)器地址計數(shù)器 特殊存儲部件特殊存儲部件特殊存儲部件 一、寄存器堆一、寄存器堆 一個寄存器可以記憶一個寄存器可以記憶 4、8、16、32位位信息。信息。 寄存器堆結(jié)構(gòu)寄存器堆結(jié)構(gòu) Data in Data Out 地址線地址線 WR RD 寄寄 存存 器器 堆堆 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)分配器數(shù)據(jù)分配器 每次只能讀出一個每次只能讀出一個 寄存器的數(shù)據(jù)寄存器的數(shù)據(jù) 位數(shù)的多少取決觸發(fā)器的個數(shù)位數(shù)的多少取決觸發(fā)器的個數(shù) 一個寄存器只能記憶一個字一個寄存器只能記憶一個字 記憶多個字記憶多個字

12、-需要需要多個寄存器多個寄存器 一個字一個字 = n位位 雙端口寄存器雙端口寄存器雙端口寄存器 雙端口輸出寄存器雙端口輸出寄存器 運算器運算器 E鎖存器鎖存器B鎖存器鎖存器A 雙端口寄存器組雙端口寄存器組 E A03 B03 AB WRRD 數(shù)據(jù)入數(shù)據(jù)入 A輸出輸出 B地址地址4位位 WR RD 寄寄 存存 器器 堆堆 B輸出輸出 RD B地址地址4位位 A地址地址4位位 16個個 可以同時從寄存器堆中取出可以同時從寄存器堆中取出A、B兩個數(shù)兩個數(shù) 寄存器隊列寄存器隊列寄存器隊列 二、寄存器隊列二、寄存器隊列 以先進先出（以先進先出（FIFO）方式用若干）方式用若干 個寄存器構(gòu)成的小型存儲部件

13、個寄存器構(gòu)成的小型存儲部件 寄存器隊列寄存器隊列 三、寄存器堆棧三、寄存器堆棧 以后進先出（以后進先出（LIFO）方式用若干）方式用若干 個寄存器構(gòu)成的小型存儲部件個寄存器構(gòu)成的小型存儲部件 寄存器堆棧寄存器堆棧 寄存器堆棧寄存器堆棧寄存器堆棧 (c)出棧出棧 隨機讀寫存儲器隨機讀寫存儲器隨機讀寫存儲器 雙極型雙極型 MOS型型 動態(tài)動態(tài) 靜態(tài)靜態(tài)SRAM DRAM 易失性存儲器易失性存儲器 優(yōu)點：讀寫方便，使用靈活優(yōu)點：讀寫方便，使用靈活 缺點：斷線后存儲的數(shù)據(jù)會丟失缺點：斷線后存儲的數(shù)據(jù)會丟失 一、一、RAM的結(jié)構(gòu)的結(jié)構(gòu) 地地 址址 譯譯 碼碼 讀讀 寫寫 電電 路路 地地 址址 碼碼 讀

14、讀/寫控制寫控制 輸出數(shù)據(jù)輸出數(shù)據(jù) 輸入數(shù)據(jù)輸入數(shù)據(jù) 存儲存儲 矩陣矩陣 將若干個存儲元排成矩陣形式，每個存儲元可以存儲一位二進制數(shù)將若干個存儲元排成矩陣形式，每個存儲元可以存儲一位二進制數(shù)0或或1 1 2 3 1、單譯碼結(jié)構(gòu)、單譯碼結(jié)構(gòu) l 需要一個譯碼器。需要一個譯碼器。 l 每個存儲元只有一條選擇線（字線）。每個存儲元只有一條選擇線（字線）。 l 單譯碼結(jié)構(gòu)（也稱字結(jié)構(gòu)）：每次讀寫時，選中一個字單譯碼結(jié)構(gòu)（也稱字結(jié)構(gòu)）：每次讀寫時，選中一個字 的所有存儲元。的所有存儲元。 二、地址譯碼方法二、地址譯碼方法 存儲器按存儲矩陣組織方式不同，可分為：存儲器按存儲矩陣組織方式不同，可分為： 單譯

15、碼結(jié)構(gòu)單譯碼結(jié)構(gòu)和和雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)。 l 讀操作讀操作 164（16個存儲單元，每個個存儲單元，每個4位）位） 單譯碼結(jié)構(gòu) l 寫操作寫操作 164（16個存儲單元，每個個存儲單元，每個4位）位） 單譯碼結(jié)構(gòu) 2、雙譯碼結(jié)構(gòu)、雙譯碼結(jié)構(gòu) l 兩個地址譯碼器。兩個地址譯碼器。 l 每個存儲元有每個存儲元有兩條兩條選擇線選擇線 。能讀寫存儲元能讀寫存儲元：行選線：行選線X和列和列 選線選線Y有效時的有效時的交叉點交叉點存儲元。存儲元。 l 雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)RAM：需要有：需要有X（行地址）和（行地址）和Y（列地址）。（列地址）。 l 雙譯碼結(jié)構(gòu)容易構(gòu)成雙譯碼結(jié)構(gòu)容易構(gòu)成大容量大容量存儲器

16、。目前使用的存儲器。目前使用的RAM和和 EPROM，都使用雙譯碼形式，都使用雙譯碼形式 雙譯碼結(jié)構(gòu) l 讀操作讀操作 161（44個存儲單元，每個個存儲單元，每個1位）位） l 寫操作寫操作 161（44個存儲單元，每個個存儲單元，每個1位）位） 雙譯碼結(jié)構(gòu) 隨機讀寫存儲器隨機讀寫存儲器隨機讀寫存儲器 三、存儲元的結(jié)構(gòu)三、存儲元的結(jié)構(gòu) 1、SRAM SRAM存儲器：靜態(tài)隨機讀寫存儲器存儲器：靜態(tài)隨機讀寫存儲器 ，與，與DRAM存儲器不同之處在存儲器不同之處在存儲存儲 元電路元電路的機理不一樣。的機理不一樣。 SRAM存儲元，用一個存儲元，用一個鎖存器鎖存器構(gòu)成。構(gòu)成。 SRAM存儲器結(jié)構(gòu)存儲

17、器結(jié)構(gòu) l 芯片的位數(shù)：字長芯片的位數(shù)：字長1位、位、4位、位、8位、位、16位、位、32位、位、64位位 等。等。32K8位位SRAM芯片邏輯圖與內(nèi)部結(jié)構(gòu)圖。芯片邏輯圖與內(nèi)部結(jié)構(gòu)圖。 /CS =0 ：芯片被選中，可以：芯片被選中，可以 進行讀寫操作進行讀寫操作 /WE =0 ：執(zhí)行存儲單元：執(zhí)行存儲單元寫寫 操作操作，輸入緩沖器被打開，輸入緩沖器被打開， 輸出緩沖器被關(guān)閉（兩者互輸出緩沖器被關(guān)閉（兩者互 鎖）鎖） l /WE =1 ：執(zhí)行存儲單元：執(zhí)行存儲單元讀操作讀操作，輸入緩沖器被關(guān)閉，輸，輸入緩沖器被關(guān)閉，輸 出緩沖器被打開。出緩沖器被打開。 l DRAM存儲器：動態(tài)隨機讀寫存儲器。存

18、儲器：動態(tài)隨機讀寫存儲器。 l DRAM存儲器的存儲元存儲器的存儲元不使用鎖存器不使用鎖存器，而是用，而是用個小電容個小電容 器器。依賴電容。依賴電容C的充電電荷記存的充電電荷記存“1” “0”。 l 優(yōu)點優(yōu)點：非常簡單，集成度高，位成本較低。：非常簡單，集成度高，位成本較低。 l 缺點缺點：超過一定周期，電容電荷泄漏而可能丟失所存信：超過一定周期，電容電荷泄漏而可能丟失所存信 息。息。 l 措施措施：必須及時補充電荷，這種過程叫做刷新或再生。：必須及時補充電荷，這種過程叫做刷新或再生。 2、DRAM (Dynamic RAM) 存儲元上數(shù)據(jù)線的工作情況存儲元上數(shù)據(jù)線的工作情況存儲元上數(shù)據(jù)線的

19、工作情況 存儲元數(shù)據(jù)線的工作情況存儲元數(shù)據(jù)線的工作情況 輸出緩沖器輸出緩沖器 輸入緩沖器輸入緩沖器 刷新緩沖器刷新緩沖器 (字線字線) (數(shù)據(jù)線數(shù)據(jù)線) 存儲元存儲元 寫入：寫入：R/W=0輸入緩沖器打開輸入緩沖器打開 讀出：讀出：R/W=1輸出緩沖器打開輸出緩沖器打開 刷新：刷新：刷新控制線刷新控制線=1 刷新緩沖器打開，讀出的刷新緩沖器打開，讀出的1被寫入被寫入 “1” DRAMDRAMDRAM讀寫控制讀寫控制讀寫控制 1MX1 DRAM 存儲器芯片的外部接線存儲器芯片的外部接線存儲器芯片的外部接線 存儲芯片外部接線存儲芯片外部接線 地址線地址線 數(shù)據(jù)線數(shù)據(jù)線 讀讀/寫線寫線 片選線片選線

20、 2114 A0A9 D0D3 CS WE 1K4 RAM 2716 A0A10 D0D7 CE RD 2K8 ROM 隨機讀寫存儲器隨機讀寫存儲器隨機讀寫存儲器 SRAM：靜態(tài)隨機讀寫存儲器：靜態(tài)隨機讀寫存儲器 ，存儲元用一個，存儲元用一個鎖存器鎖存器構(gòu)成。構(gòu)成。 DRAM：動態(tài)隨機讀寫存儲器。存儲元由：動態(tài)隨機讀寫存儲器。存儲元由個小電容器構(gòu)成個小電容器構(gòu)成。依賴。依賴 電容電容C的充電電荷記存的充電電荷記存“1” “0”。必須定期補充電荷（刷新或再生）。必須定期補充電荷（刷新或再生） 優(yōu)點：讀寫方便，使用靈活優(yōu)點：讀寫方便，使用靈活 缺點：斷線后存儲的數(shù)據(jù)會丟失缺點：斷線后存儲的數(shù)據(jù)會丟

21、失 動態(tài)動態(tài) 靜態(tài)靜態(tài)SRAM DRAM RAM 復(fù)習(xí)復(fù)習(xí) SDRAMSDRAMSDRAM 補充：補充： SDRAM Synchronous DRAM同步動態(tài)存儲器同步動態(tài)存儲器 在現(xiàn)有的標(biāo)準(zhǔn)動態(tài)存儲器中加入同步控制邏輯，利用一個單一的系在現(xiàn)有的標(biāo)準(zhǔn)動態(tài)存儲器中加入同步控制邏輯，利用一個單一的系 統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號。統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號。 SGRAM Synchronous Graphics Random-Access Memory同步圖形同步圖形 隨機存儲器隨機存儲器 一種圖形讀寫能力較強的顯存，由一種圖形讀寫能力較強的顯存，由SDRAM改良而成。改良而成。SG

22、RAM讀寫數(shù)讀寫數(shù) 據(jù)時不是一一讀取，而是以據(jù)時不是一一讀取，而是以塊塊（Block）為單位，從而減少了內(nèi)存整）為單位，從而減少了內(nèi)存整 體讀寫的次數(shù)，提高了圖形控制器的效率。用于視頻存儲。體讀寫的次數(shù)，提高了圖形控制器的效率。用于視頻存儲。 DDR （DDR SDRAM）Double Data Rate SDRAM雙倍速率同雙倍速率同 步動態(tài)隨機存儲器步動態(tài)隨機存儲器 存儲器容量擴充存儲器容量擴充存儲器容量擴充 五、存儲器容量擴充五、存儲器容量擴充 1、位擴展、位擴展 RAM芯片的描述芯片的描述2K4 2568 10241 要組成要組成1K 8的存儲器的存儲器 1K1 1K4 1K8 8片片

23、 2片片 1片片 2、字?jǐn)U展、字?jǐn)U展 要組成要組成 8K 8的存儲器的存儲器 1K8 2K8 4K8 8片片 4片片 2片片 3、容量擴展、容量擴展 4K18K41K8 表示片內(nèi)有多少條地址線表示片內(nèi)有多少條地址線 存儲單元為存儲單元為2048/ 有有11條地址線條地址線 每個地址訪問每個地址訪問4位二進位二進 制數(shù)據(jù)制數(shù)據(jù)/有有4條數(shù)據(jù)線條數(shù)據(jù)線 D1 D0 D7 1KX1 D0 D3 D4 D7 1KX4 D0 D7 1KX8 存儲器容量擴充存儲器容量擴充存儲器容量擴充 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 需要多少個需

24、要多少個1K芯片芯片 片內(nèi)地址線（片內(nèi)地址線（10條）條） 片內(nèi)地址線（片內(nèi)地址線（11條）條） 片內(nèi)地址線（片內(nèi)地址線（12條）條） 需要多少個需要多少個2K芯片芯片 需要多少個需要多少個4K芯片芯片 需要多少個需要多少個64K芯片芯片片內(nèi)地址線（片內(nèi)地址線（16條）條） 高位地址高位地址 6: 64 高位地址高位地址 5: 32 高位地址高位地址 4: 16 地址線增加一條地址線增加一條 容量增加一倍容量增加一倍 組成組成64K的存儲器的存儲器 需需64片片 需需32片片 需需1片片 需需16片片 例題例題例題1 1 1 D0 D7 CSCSCS CS D0D3 D0D3D0D3D0D3D

25、4D7 D4D7 D4D7 D4D7 2564 2564 25642564 例例1現(xiàn)有現(xiàn)有2564的存儲芯片若干，試問要組成的存儲芯片若干，試問要組成1K 8的存儲器需要芯片多少片？畫出連線圖。的存儲器需要芯片多少片？畫出連線圖。 解：解：字?jǐn)U展需要字?jǐn)U展需要4片，位擴展需要片，位擴展需要2片，共需要片，共需要8片。片。 0000FFH 1001FFH 3003FFH 2002FFH Y0 Y1 Y2 Y32:4 A8 A9 1K 8 A0 A7 只讀存儲器只讀存儲器只讀存儲器 特點：特點：廠家按要求在芯片生產(chǎn)過程中已固化好廠家按要求在芯片生產(chǎn)過程中已固化好 半導(dǎo)體只讀存儲器簡稱半導(dǎo)體只讀存儲

26、器簡稱 ROM (Read - only Memory) 特點：特點：存儲固定信息。預(yù)先把信息寫入到存儲器存儲固定信息。預(yù)先把信息寫入到存儲器 中，在操作過程中，只能讀出信息，不能寫入。中，在操作過程中，只能讀出信息，不能寫入。 1、 掩膜式只讀存儲器掩膜式只讀存儲器 ROM 非易失性存儲器非易失性存儲器 一、一、 只讀存儲器只讀存儲器 ROM分類分類 ROM出廠時其內(nèi)部存儲的信息就已經(jīng)出廠時其內(nèi)部存儲的信息就已經(jīng)“固化固化”在里邊了，所以也稱固定在里邊了，所以也稱固定 ROM。它在使用時只能讀出，不能寫入，因此通常用來存放固定數(shù)據(jù)、。它在使用時只能讀出，不能寫入，因此通常用來存放固定數(shù)據(jù)、

27、固定程序，比如存放引導(dǎo)、監(jiān)控程序固定程序，比如存放引導(dǎo)、監(jiān)控程序 只讀存儲器只讀存儲器只讀存儲器 特點特點：用戶一次性寫入：用戶一次性寫入 ( 現(xiàn)場可編程現(xiàn)場可編程ROM ) 擦除速度慢，擦除時間約擦除速度慢，擦除時間約15到到20分鐘分鐘 EPROM E2PROM 紫外線擦除紫外線擦除 電擦除電擦除 2、 一次編程只讀存儲器一次編程只讀存儲器 PROM 3、 多次改寫只讀存儲器多次改寫只讀存儲器 PROM在出廠時，存儲的內(nèi)容為全在出廠時，存儲的內(nèi)容為全 0(或全或全 1)，用戶根據(jù)需要，可將某，用戶根據(jù)需要，可將某 些單元改寫為些單元改寫為 1(或或 0)。 PROM采用熔絲或采用熔絲或PN

28、結(jié)擊穿的方法編程，由于熔絲燒斷或結(jié)擊穿的方法編程，由于熔絲燒斷或PN結(jié)擊穿結(jié)擊穿 后不能再恢復(fù)，后不能再恢復(fù)， 因此因此PROM只能改寫一次只能改寫一次 電擦除的速度很快（一般為毫秒數(shù)量級），可重復(fù)擦寫電擦除的速度很快（一般為毫秒數(shù)量級），可重復(fù)擦寫1萬次以上萬次以上 FLASHFLASHFLASH 特點特點：集成度高、：集成度高、讀取速度快、再編程次數(shù)多讀取速度快、再編程次數(shù)多 具有具有 RAM EEPROM的特點 的特點 非易失性的存儲器非易失性的存儲器 FLASHFLASH已廣泛用于已廣泛用于U U盤、盤、MP3MP3播放器、機頂盒、播放器、機頂盒、PCPC機主板的機主板的BIOSBIO

29、S芯片等計算機外芯片等計算機外 設(shè)中，甚至在一些網(wǎng)絡(luò)設(shè)備中（比如路由器、防火墻）也有應(yīng)用。設(shè)中，甚至在一些網(wǎng)絡(luò)設(shè)備中（比如路由器、防火墻）也有應(yīng)用。 Intel公司于公司于1988年推出的一種新型半導(dǎo)體存儲器年推出的一種新型半導(dǎo)體存儲器 4、 閃存閃存 FLASH FLASH比比E2PROM容量大，價格貴一些，以扇區(qū)為單位進行容量大，價格貴一些，以扇區(qū)為單位進行 擦除編程寫入擦除編程寫入 ROMROMROM結(jié)構(gòu)結(jié)構(gòu)結(jié)構(gòu) 二、掩膜二、掩膜ROM的結(jié)構(gòu)的結(jié)構(gòu) W0W1W2W3 Ucc A1 A0 地 址 譯 碼 器 三態(tài)輸出緩沖器 存 儲 矩 陣 EN D3 D2 D1 D0 D3 D2 D1 D

30、0 A1 A0 W 如果希望如果希望W2=1 A1A0=10 地址譯碼、存儲矩陣、輸出緩沖地址譯碼、存儲矩陣、輸出緩沖 地址譯碼構(gòu)成與門陣列地址譯碼構(gòu)成與門陣列 W A0 R VCC (+5V) D1 D2 A1 利用行列交叉點上的晶利用行列交叉點上的晶 體管的導(dǎo)通或截止來表體管的導(dǎo)通或截止來表 示存示存1或存或存0。 ROMROMROM結(jié)構(gòu)結(jié)構(gòu)結(jié)構(gòu) W0W1W2W3 Ucc A1 A0 地 址 譯 碼 器 三態(tài)輸出緩沖器 存 儲 矩 陣 EN D3 D2 D1 D0 D3 D2 D1 D0 D = W0+ W1 + W2 D3D2D1D0=0111 D W0 W1 W2 R D1 D2 D3

31、 W1 W2 W0 D 存儲矩陣構(gòu)成或門陣列存儲矩陣構(gòu)成或門陣列 當(dāng)當(dāng)W2=1 每個交叉點都是一個存儲元每個交叉點都是一個存儲元 接二極管相當(dāng)于存接二極管相當(dāng)于存“1” 沒接二極管相當(dāng)于存沒接二極管相當(dāng)于存“0” ROMROMROM結(jié)構(gòu)結(jié)構(gòu)結(jié)構(gòu) 輸入使用與陣列輸入使用與陣列 輸出使用或陣列輸出使用或陣列 A0 A1 A2 與陣列與陣列 或陣列或陣列 Y0 Y1 Y2 Y3 每一條字線對應(yīng)輸入每一條字線對應(yīng)輸入 變量的一個最小項變量的一個最小項 0120120123 AAAAAAAAAY 0120120120122 AAAAAAAAAAAAY 0120120121 AAAAAAAAAY 0120

32、120120120120120 AAAAAAAAAAAAAAAAAAY ROMROMROM結(jié)構(gòu)結(jié)構(gòu)結(jié)構(gòu) ROM的另一種表示形式的另一種表示形式 如果把如果把ROM看作組合邏輯電路，看作組合邏輯電路， 則地址碼則地址碼A1A0是輸入變量，數(shù)據(jù)碼是輸入變量，數(shù)據(jù)碼 D3D0是輸出變量。是輸出變量。 0101313 AAAAWWD 0101013202 AAAAAAWWWD 0101013211 AAAAAAWWWD 0101200 AAAAWWD 010 AAW 011 AAW 012 AAW 013 AAW 輸出函數(shù)表達式：輸出函數(shù)表達式： 譯碼部分表達式：譯碼部分表達式： ROM與陣列固定與陣

33、列固定 或陣列可編程或陣列可編程 提問提問提問 已知一個組合邏輯已知一個組合邏輯 可以采用幾種電路形式來實現(xiàn)？可以采用幾種電路形式來實現(xiàn)？ BACAABCY 1、直接用與門、或門、非門。、直接用與門、或門、非門。 2、用中規(guī)模組合邏輯電路：、用中規(guī)模組合邏輯電路： 數(shù)據(jù)選擇器、譯碼器。數(shù)據(jù)選擇器、譯碼器。 3、PROM。 CBABCACBACABABCY B A Y C A0 A1 D1 D0 D2 D3 B A 1 1 ST 0 YY C 0 數(shù)數(shù) 據(jù)據(jù) 選選 擇擇 器器 A B C 0 Y 1 Y 3 Y 2 Y 4 Y 5 Y 6 Y 7 Y G1 G2A G2B B A C “1” 3

34、:8 譯譯 碼碼 器器 Y C B A Y 例例 第第第5 5 5章章章 第第 5章章 第一節(jié)第一節(jié) PLD的基本概念的基本概念 第二節(jié)第二節(jié) 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列 FPGA 可編程邏輯可編程邏輯可編程邏輯 可編程邏輯器件可編程邏輯器件 PLD PROM PLA GAL 與陣列固定或與陣列固定或 陣列可編程陣列可編程 與陣列或陣列與陣列或陣列 均可編程均可編程 PAL 通用邏輯陣列通用邏輯陣列 與陣列可編程與陣列可編程 或陣列固定或陣列固定 FPGAField Programmable Gate Array Programmable Array Logic Generic Arra

35、y Logic 最終邏輯結(jié)構(gòu)最終邏輯結(jié)構(gòu) 和功能由用戶和功能由用戶 編程決定。編程決定。 特點特點 PLD發(fā)展過程發(fā)展過程 Programmable Logic Device 現(xiàn)場可編程現(xiàn)場可編程 門陣列門陣列 數(shù)字邏輯電路中一定包含數(shù)字邏輯電路中一定包含 邏輯器件邏輯器件 邏輯器件邏輯器件 可編程邏輯器件可編程邏輯器件 固定邏輯器件固定邏輯器件 可編程陣列（與）可編程陣列（與）可編程陣列（與） 一、可編程陣列一、可編程陣列 由與或陣列組成由與或陣列組成PLD結(jié)構(gòu)特點結(jié)構(gòu)特點 ABX 1 BAX 2 BAX 3 PLD輸入緩沖門輸入緩沖門三態(tài)門三態(tài)門 X X X ? 1、與陣列、與陣列 輸出是

36、輸入變輸出是輸入變 量的與函數(shù)量的與函數(shù) 可編程陣列（或）可編程陣列（或）可編程陣列（或） 2、或陣列、或陣列 輸出是輸入變輸出是輸入變 量的或函數(shù)量的或函數(shù) CBAX 1 CBAX 2 CBAX3 可編程陣列（與或）可編程陣列（與或）可編程陣列（與或） PLA與陣列可編程與陣列可編程 或陣列可編程或陣列可編程 PLDPLDPLD實現(xiàn)組合邏輯例題實現(xiàn)組合邏輯例題實現(xiàn)組合邏輯例題 NOB3 B2 B1 B0G3 G2 G1 G0 000000000 100010001 200100011 300110010 401000110 501010111 601100101 701110100 8100

37、01100 910011101 1010101111 1110111110 1211001010 1311011011 1411101001 1511111000 33 BG 23232 BBBBG 12121 BBBBG 01010 BBBBG 例例 00011110 00 04128 01 15139 11 371511 10 261410 B3B2 B1B0 G3 1 1 1 1 1 1 1 1 自然二進制碼轉(zhuǎn)換位循環(huán)二進制碼用自然二進制碼轉(zhuǎn)換位循環(huán)二進制碼用PLA與或邏輯實現(xiàn)。與或邏輯實現(xiàn)。 PLDPLDPLD類型類型類型 5、PLD類型類型 按照容量按照容量PLD分為分為 簡單可編程

38、邏輯器件簡單可編程邏輯器件SPLD 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件CPLD IC管腳數(shù)：管腳數(shù)：2428 IC管腳數(shù)：管腳數(shù)：44160 簡單可編程邏輯器件簡單可編程邏輯器件SPLD的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 與陣列與陣列 固定固定 或陣列或陣列 可編程可編程 輸輸 入入 輸輸 出出 (a) PROM 與陣列與陣列 可編程可編程 或陣列或陣列 固定固定 輸輸 入入 輸輸 出出 (c) PAL 與陣列與陣列 可編程可編程 或陣列或陣列 可編程可編程 輸輸 入入 輸輸 出出 (b) PLA 與陣列與陣列 可編程可編程 或陣列或陣列 固定固定 輸輸 入入 輸輸 出出 (d) GAL 一次可編程只讀存

39、儲器一次可編程只讀存儲器 可編程陣列邏輯可編程陣列邏輯 可編程邏輯陣列可編程邏輯陣列 通用陣列邏輯通用陣列邏輯 內(nèi)部包含邏內(nèi)部包含邏 輯宏單元輯宏單元 （觸發(fā)器）（觸發(fā)器） PLDPLDPLD類型類型類型 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件CPLD的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) I/O I/O I/O I/O I/O I/O 互互 連連 總總 線線 PLA PLD能做什么呢？能做什么呢？ 可以毫不夸張的講，可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，能完成任何數(shù)字器件的功能， 上至高性能上至高性能CPU，下至簡單的，下至簡單的74電路，都可以用電路，都可以用PLD來實現(xiàn)。來實現(xiàn)。 PLD如同一張

40、白紙或是一堆積木，工程師可以通過傳統(tǒng)的原如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原 理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。 通過軟件仿真，可以事先驗證設(shè)計的正確性。在通過軟件仿真，可以事先驗證設(shè)計的正確性。在PCB完完 成以后，還可以利用成以后，還可以利用PLD的在線修改能力，隨時修改設(shè)計而的在線修改能力，隨時修改設(shè)計而 不必改動硬件電路。不必改動硬件電路。 使用使用PLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減 少少PCB面積，提高系統(tǒng)的可靠性。面積，提高系統(tǒng)的可靠性。 PLD的這

41、些優(yōu)點使得的這些優(yōu)點使得PLD 技術(shù)在技術(shù)在90年代以后得到飛速的發(fā)展，同時也大大推動了年代以后得到飛速的發(fā)展，同時也大大推動了EDA 軟件和硬件描述語言（軟件和硬件描述語言（HDL)的進步。的進步。 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列 FPGA -Field Programmable Gate Array 特點特點不再受內(nèi)部結(jié)構(gòu)的限制，可以設(shè)計任何復(fù)雜的邏輯電路不再受內(nèi)部結(jié)構(gòu)的限制，可以設(shè)計任何復(fù)雜的邏輯電路 1、在編程上、在編程上FPGA比比CPLD具有更大的靈活性具有更大的靈活性 2、FPGA的集成度比的集成度比CPLD高高 3、CPLD的速度比的速度比FPGA快快 4、C

42、PLD的功耗要比的功耗要比FPGA大大,且集成度越高越明顯。且集成度越高越明顯。 總之，總之，F(xiàn)PGA和和CPLD在執(zhí)行硬件描述語言上沒有區(qū)別。在執(zhí)行硬件描述語言上沒有區(qū)別。 CPLD掉電不丟代掉電不丟代 碼，保密性好一些，成本也低一些，當(dāng)然資源也少一些，不適合做比較大的碼，保密性好一些，成本也低一些，當(dāng)然資源也少一些，不適合做比較大的 項目。隨著項目。隨著FPGA價格降低，價格降低，F(xiàn)PGA應(yīng)用更加廣泛。應(yīng)用更加廣泛。 FPGA與與CPLD的區(qū)別的區(qū)別 提問提問提問 已知一個組合邏輯已知一個組合邏輯可以采用幾種電路形式來實現(xiàn)？可以采用幾種電路形式來實現(xiàn)？BACAABCY 1、直接用與門、或門

43、、非門。、直接用與門、或門、非門。 2、用中規(guī)模組合邏輯電路：、用中規(guī)模組合邏輯電路： 數(shù)據(jù)選擇器、譯碼器。數(shù)據(jù)選擇器、譯碼器。 3、用、用PROM。CBABCACBACABABCY B A Y C A0 A1 D1 D0 D2 D3 B A 1 1 ST 0 YY C 0 數(shù)數(shù) 據(jù)據(jù) 選選 擇擇 器器 A B C 0 Y 1 Y 3 Y 2 Y 4 Y 5 Y 6 Y 7 Y G1 G2A G2B B A C “1” 3:8 譯譯 碼碼 器器 Y 或陣列的容量是或陣列的容量是8。 C B A Y 4、用、用PLA。 C B A Y ROMROMROM實現(xiàn)全減器實現(xiàn)全減器實現(xiàn)全減器 用用ROM

44、實現(xiàn)全減器。實現(xiàn)全減器。 AiBiCi-1DiCi 000 001 010 011 100 101 110 111 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1iii1iii1iii1iiii CBACBACBACBAD 7421i mmmmD 1iii1iii1iii1iiii CBACBACBACBAC 7321i mmmmC Di Ci Ai Ai Bi Bi Ci-1 Ci-1 問題問題 字符發(fā)生器字符發(fā)生器字符發(fā)生器 3、字符發(fā)生器、字符發(fā)生器 D4D3D2D1D0 地址地址 將字符的點陣預(yù)先存儲在將字符的點陣預(yù)先存儲在 ROM中，需要時順序給出中，需要時順序給

45、出 地址碼，將點陣逐行讀出。地址碼，將點陣逐行讀出。 A7 A6A5A4A3A2A1A0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 輸出緩沖輸出緩沖 行行 譯譯 碼碼 器器 A2 A1 A0 D4 D3 D2 D1 D0 （地址掃描）（地址掃描）（特征地址）（特征地址）（字符）（字符） 地址范圍：地址范圍：50H56H 如何保存多個字符？如何保存多個字符？ 三、三、ROM的應(yīng)用的應(yīng)用 1、代碼轉(zhuǎn)換器、代碼轉(zhuǎn)換器 2

46、、比較器、比較器 字母字母R的的75點陣點陣 字符發(fā)生器字符發(fā)生器字符發(fā)生器 3、字符發(fā)生器、字符發(fā)生器 ROM 高高 位位 地地 址址 低低 位位 地地 址址 A0A3 A4A10 字符字符ASCII碼碼 字符點陣的每一行字符點陣的每一行 D0D7 字符字符“A”占用占用410H418H 字符字符“9”占用占用390H398H D7D6D5D4D3D2D1D0 08H 14H 22H 41H 41H 7FH 41H 41H 41H 410H 411H 412H 413H 414H 415H 416H 417H 418H 地址地址 數(shù)據(jù)數(shù)據(jù) 79點陣點陣 字符字符“B”占用占用420H428H

47、 字符字符“3”占用占用330H338H A10 A9 A8 A7 A6A5A4A3A2A1A0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 ROMROMROM應(yīng)用應(yīng)用應(yīng)用 三、三、ROM的應(yīng)用的應(yīng)用 1、代碼轉(zhuǎn)換器、代碼轉(zhuǎn)換器 例例1試用試用ROM實現(xiàn)四位自然二進制碼轉(zhuǎn)換成四位循環(huán)碼。實現(xiàn)四位自然二進制碼轉(zhuǎn)換成四位循環(huán)碼。 解：四位自然二進制碼為解：四位自然二進制碼為B3 B

48、2B1 B0 ，四位循環(huán)碼為，四位循環(huán)碼為G3 G2 G1 G0 。 轉(zhuǎn)換器轉(zhuǎn)換器轉(zhuǎn)換器 NOB3 B2 B1 B0G3 G2 G1 G0 000000000 100010001 200100011 300110010 401000110 501010111 601100101 701110100 810001100 910011101 1010101111 1110111110 1211001010 1311011011 1411101001 1511111000 G3 G2 G1G0B3 B3 B2 B2 B1 B1 B0 B0 )15,14,13,12,11,10,9 ,8(G3 )11

49、,10,9 ,8 ,7 ,6 ,5 ,4(G2 )13,12,11,10,5 ,4 ,3 ,2(G1 )14,13,10,9 ,6 ,5 ,2 ,1(G0 固固 定定 的的 點點 陣陣 比較器比較器比較器 試用適當(dāng)容量的試用適當(dāng)容量的ROM實現(xiàn)兩個兩位二進制數(shù)比較的比較器。實現(xiàn)兩個兩位二進制數(shù)比較的比較器。 例例2 解：兩個兩位二進制數(shù)分別為解：兩個兩位二進制數(shù)分別為A1A0和和B1B0。 A1A0大于大于B1B0 時，時，F(xiàn)11。 A1A0等于等于B1B0 時，時，F(xiàn)21。 A1A0小于小于B1B0 時，時，F(xiàn)31。 2、比較器、比較器 比較器比較器比較器 NOA1 A0 B1 B0F1 F2 F3 00000010 10001001 20010001 30011001 40100100 50101010 60110001 70111001 81000100 91001100 101010010 111011001 121100100 131101100 141110100 151111010 F1F2 F3A1 A1