TMS320F2812芯片介紹

1、tms320f2812芯片介紹1 tms320f2812芯片的特點12 f2812內核組成43 f2812外設介紹5 事件管理器6 模數(shù)轉換模塊6 spi和sci通信接口6 can總線通信模塊7 看門狗7 通用目的數(shù)字量i/o7 pll時鐘模塊7 多通道緩沖串口7 外部中斷接口8 jtag8 1 tms320f2812芯片的特點tms320f2812是ti公司推出的低價格、高性能的32位定點dsp數(shù)字信號處理器，是到目前為止用于數(shù)字控制領域性能最好的dsp芯片。它是在tms320c28x為內核的基礎上擴展了相應的存儲器并集成了大量的片內外設而成的新一代適用于工業(yè)控制的dsp芯片。圖9為f281

2、2控制器方框圖。圖9 f2812控制器方框圖tms320f2812 系統(tǒng)組成包括:150mhz、150mips的低電壓3.3vcpu、片內存儲器、中斷管理模塊、事件管理器模塊、片內集成外圍設備。tms320f2812的體系結構采用4級流水線技術,加快程序的執(zhí)行。32位的cpu 內核提供了強大的數(shù)據(jù)處理能力, 最高速度可達150mips，可以在單個指令周期內完成32*32位的乘累加運算。tms320f2812采用增強的哈佛結構,芯片內部具有6 條32位總線, 程序存儲器總線和數(shù)據(jù)存儲器總線相互獨立, 支持并行的程序和操作數(shù)尋址, 因此cpu的讀/寫可在同一周期內進行。這種高速運算能力使各種復雜控

3、制算法得以實現(xiàn)。芯片本身具有128kb的flash，外部ram可以根據(jù)需要進行擴充。此外，它還具有高性能的12位模/數(shù)轉換能力，改進的通信接口和1mb的線性地址空間。外設模塊豐富且功能強大，其中包括：事件管理器eva和evb，包括16個pwm輸出，10個16位比較器和4個通用定時器；快速靈活的12位，16通道adc，12.5mps數(shù)據(jù)吞吐率；及其它豐富的片內集成外設：2通道的sci模塊、spi模塊、ecan2.0b模塊、mcbsp模塊等。軟件方面，f2812開發(fā)既可使用c28x匯編也可使用ansi c/c+語言，ti公司提供的集成開發(fā)環(huán)境code composer studio3.3為用戶提供

4、了c/c+編譯程序、匯編程序、連接程序等混合編程以及基于windows的調試程序。ccs通過主機和實時分析工具使用戶更加方便的對dsp目標進行完整的分析，可加速系統(tǒng)的開發(fā)和測試。f2812功能框圖如圖10所示,圖11給出了f2812的實物圖。圖10 evm2812功能組成框圖圖11 evm2812實物圖2 f2812內核組成f2812內核主要包括中央處理單元(cpu)、測試單元和存儲器及外設的接口單元三個部分，如圖12所示。cpu單元完成數(shù)據(jù)/程序存儲器的訪問地址的產生、譯碼和執(zhí)行指令、算術、邏輯和移位操作、控制cpu寄存器以及數(shù)據(jù)/程序存儲器之間的數(shù)據(jù)傳輸?shù)炔僮?。測試邏輯單元主要用來監(jiān)測、控

5、制dsp的各個部分及其運行狀態(tài)，以方便調試。而接口信號單元完全是存儲器、外設、時鐘、cpu以及調試單元之間的信號傳輸通道。 算術邏輯單元(alu)：32位alu能夠執(zhí)行二進制補碼運算和布爾邏輯運算。在做運算之前，alu從寄存器、數(shù)據(jù)存儲器或者程序邏輯單元中接收數(shù)據(jù)；運算結束后，alu將結果存入寄存器或者數(shù)據(jù)存儲器。通常情況下，中央處理單元對于用戶是透明的。例如，完成一個算術運算，用戶只需要寫一個命令和相應的操作數(shù)據(jù)，讀耿相應的結果寄存器的數(shù)據(jù)就可以了。 乘法器：乘法器完成32x32位的2的補碼的乘法運算，產生64位的乘法結果。乘法器能夠完成兩個符號數(shù)、兩個無符號數(shù)或一個符號數(shù)和一個無符號數(shù)的乘

6、法運算。 移位器：完成數(shù)據(jù)的左移或右移操作，最大可以移16位。在c281x的內核中，總計有3個移位寄存器：輸入數(shù)據(jù)定標移位寄存器、輸出數(shù)據(jù)定標移位寄存器和乘積定標移位寄存器。 尋址運算單元(arau)：arau為從數(shù)據(jù)存儲器中取出的值分配地址。對于數(shù)據(jù)讀操作，它把地址放在數(shù)據(jù)讀地址總線(drab)上；對于數(shù)據(jù)寫操作，它把地址裝入數(shù)據(jù)寫地址總線(dwab)。 獨立的寄存器空間：cpu內的寄存器包含獨立的寄存器，并不映射到數(shù)據(jù)存儲空間。寄存器主要包括系統(tǒng)控制寄存器、算術寄存器和數(shù)據(jù)指針。系統(tǒng)控制寄存器可以通過專用的指令訪問，其他的寄存器可以采用專用的指令或特定的尋址模式(寄存器尋址模式)來訪問。

7、帶保護流水線：帶保護的流水線能夠防止同時對一個地址空間的數(shù)據(jù)進行讀/寫。圖12 cpu內核功能框圖3 f2812外設介紹由于f2812數(shù)字信號處理器集成了很多內核可以訪問和控制的外部設備，dsp內核需要通過某種方式來讀/寫外設。為此，處理器將所有的外設都映射到了數(shù)據(jù)存儲器空間。每個外設被分配一段相應的地址空間，主要包括配置寄存器、輸入寄存器、輸出寄存器和狀態(tài)寄存器。每個外設只要通過簡單的訪問存儲器中的寄存器就可以使用該設備。外設通過總線（pbus）連接到cpu的內部寄存器接口上，如圖13所示。所有的外設包括看門狗和cpu時鐘在內，在使用之前必須配置相應的控制寄存器。圖13 tms320f281

8、2模塊圖 事件管理器在f2812數(shù)字信號處理器上有兩個事件管理器，eva和evb，是數(shù)字電機控制應用使用的非常重要的外設，能夠實現(xiàn)機電設備控制的多種必要的功能。每個事件管理器模塊包括：定時器、比較器、捕捉單元、pwm邏輯電路、正交編碼脈沖電路以及中斷邏輯電路等。各有兩個通用16位定時器，可以直接產生6路pwm信號，控制三相全橋電機驅動模塊?？芍苯舆B接編碼器的反饋信號，有功率驅動保護中斷功能。 模數(shù)轉換模塊f2812數(shù)字信號處理器上的adc模塊將外部的模擬信號轉換成數(shù)字量，adc模塊可以將一個控制信號進行濾波或者實現(xiàn)運動系統(tǒng)的閉環(huán)控制。尤其是在電機控制系統(tǒng)當中，采用adc模塊采集電機的電流或電壓

9、實現(xiàn)電流環(huán)的閉環(huán)控制。 spi和sci通信接口spi是一個高速同步串行通信接口，能夠實現(xiàn)dsp與外部設備或另一個dsp之間的高速串行通信。應用中經常使用spi接口和擴展外設的一位寄存器、lcd顯示以及adc等外設通信。spi總線系統(tǒng)可直接與各個廠家生產的多種標準外圍器件直接接口，僅需要4條線。spisomi：spi從模式輸出/主模式輸入引腳；spisimo: spi從模式輸入/主模式輸出引腳；spiste：spi從模式發(fā)送使能引腳；spiclk：spi 串行時鐘引腳。sci屬于異步串行接口，支持標準的uart異步通信模式，并采用nrz（no-return-zero）數(shù)據(jù)格式，可以通過sci串行

10、接口與cpu或其他的異步外設進行通信。每個sci模塊具有兩個外部引腳，scitxdsci發(fā)送輸出引腳；scirxdsci接收輸入引腳。 can總線通信模塊tms320f2812數(shù)字信號處理器上的can總線接口模塊是增強型的can接口，完全支持can2.0b總線規(guī)范。它有32個可配置的接收/發(fā)送郵箱，支持消息的定時郵遞功能。最高通信速率可以達到1mbps?？梢允褂迷摻涌跇嫿ǜ呖煽康腸an總線控制或檢測網絡。 看門狗看門狗主要用來檢測軟件和硬件的運行狀態(tài)，當內部計數(shù)器溢出時，將產生一個復位信號。為了避免產生不必要的復位，要求用戶定期對看門狗定時器進行復位。如果不明的原因使cpu中斷程序，看門狗將產

11、生一個復位信號，比如系統(tǒng)軟件進入了一個死循環(huán)或者cpu的程序運行到了不確定的程序空間，從而使系統(tǒng)不能正常工作。在這種情下，看門狗電路將產生一個復位信號，使cpu復位，程序從系統(tǒng)軟件的開始執(zhí)行。通過這種方式，看門狗有效地提高了系統(tǒng)的可靠性。 通用目的數(shù)字量i/o在f2812處理器有限的引腳當中，相當一部分是特殊功能引腳和gpio引腳公用的。實際上gpio作為與其他設備進行數(shù)據(jù)交換的通道，也是非常有用的。gpio mux寄存器選擇這些引腳的功能（特殊功能引腳或數(shù)字量i/o），如果配置成通用的數(shù)字i/o引腳，則還需要通過pxdatdir數(shù)據(jù)和方向控制寄存器來控制。 pll時鐘模塊鎖相環(huán)（pll）模塊

12、主要用來控制dsp內核的工作頻率，外部提供一個參考時鐘輸入，經過鎖相環(huán)倍頻或分頻后提供給dsp內核。f2812數(shù)字信號處理器能夠實現(xiàn)0.5-10倍的倍頻。 多通道緩沖串口多通道緩沖串口主要有以下幾個特點：除dma外，與tms320c54x/tms320c55x數(shù)字信號處理器的mcbsp兼容；全雙工通信模式；雙緩沖數(shù)據(jù)寄存器，能夠實現(xiàn)連續(xù)的通信數(shù)據(jù)流；收發(fā)的幀和時鐘相互獨立；可以采用外部移位時鐘或內部的時鐘；支持8、12、16、20或32位的數(shù)據(jù)格式；幀同步和數(shù)據(jù)時鐘的極性都是可編程的；可編程的內部時鐘和同步幀；支持a-bis模式；能同codec、aic等標準串行a/d和d/a器件接口；同spi

13、接口兼容，當系統(tǒng)頻率為150mhz時，spi接口模式可以總做在75mbps；兩個16x16深度的發(fā)送通道fifo；兩個16x16深度的接收通道fifo； 外部中斷接口tms320f2812數(shù)字信號處理器支持多種外設中斷，外設中斷擴展模塊最多支持96個獨立的中斷。并將這些中斷分成8組，每一組有12個中斷源，根據(jù)中斷向量表來確定產生的中斷類型。cpu將自動獲取中斷向量，在相應中斷時，cpu需要9個系統(tǒng)時鐘完成中斷向量的獲取和重要cpu寄存器的保護。因此，cpu能夠相當快的相應外設產生的中斷。 jtagjtag(joint test action group)，聯(lián)合測試行動小組，是一種國際標準測試協(xié)議,主要用于芯片內部測試。現(xiàn)在多數(shù)的高級器件都支持jtag協(xié)議，如dsp、fpga（現(xiàn)場可編程門陣列）器件等。標準的jta