集成電路版圖設(shè)計(jì)基礎(chǔ)-第1章續(xù)：設(shè)計(jì)規(guī)則

1、2007級(jí)微電子1集成電路版圖設(shè)計(jì)基礎(chǔ)集成電路版圖設(shè)計(jì)基礎(chǔ) basics of IC layout designinstructor: Jiang Haoe-mail:2007級(jí)微電子21工藝流程的定義 版圖中的工藝層通常是版圖設(shè)計(jì)者定義版圖中的工藝層通常是版圖設(shè)計(jì)者定義工藝的抽象工藝層，它們并不一一對(duì)應(yīng)于芯片工藝的抽象工藝層，它們并不一一對(duì)應(yīng)于芯片制造時(shí)所需要的掩膜層制造時(shí)所需要的掩膜層。芯片制造時(shí)所需要的芯片制造時(shí)所需要的掩膜層是由抽象工藝層給出的版圖數(shù)據(jù)經(jīng)過邏掩膜層是由抽象工藝層給出的版圖數(shù)據(jù)經(jīng)過邏輯操作（輯操作（“與與”、“或或”或或“取反取反”）獲得。）獲得。2007級(jí)微電子3nFe

2、ature size L=0.18umnVDD 1.8V/2.5VnDeep NWELL to reduce substrate noisenMIM capacitor(1fF/um2)nThick-top-metal for inductorn6 Metal 1 PolynPolycide resistor(7.5 Ohm/sq)nHigh N/P implant resistor(59 Ohm/sq, 133 Ohm/sq)nM1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq)4n芯片加工：從版圖到裸片制版加工是一種多層平面“印刷”和疊加過程，但中

3、間是否會(huì)帶來誤差？2 版圖幾何設(shè)計(jì)規(guī)則2021-7-8集成電路設(shè)計(jì)基礎(chǔ)5設(shè)計(jì)規(guī)則n由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進(jìn)而版圖的設(shè)計(jì)必須遵守特定特定的規(guī)則的規(guī)則。n這些規(guī)則是各集成電路制造廠家根據(jù)本身的工藝特點(diǎn)工藝特點(diǎn)和技術(shù)水平技術(shù)水平而制定的。n因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。2021-7-8集成電路設(shè)計(jì)基礎(chǔ)6廠家提供設(shè)計(jì)規(guī)則n設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)規(guī)設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)則進(jìn)行版圖設(shè)計(jì)。n嚴(yán)格遵守設(shè)計(jì)規(guī)則可以極大地避免由于短路、斷路造成的電路失效和容差以及寄生效應(yīng)引起的性能劣化。 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)7版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)

4、則n版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光刻掩模版制版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光刻掩模版制備要求。備要求。n光刻掩模版是用來制造集成電路的。這些規(guī)則在生產(chǎn)階段中為電路的設(shè)計(jì)師和工藝工程師提供了一種必要的信息聯(lián)系。 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)8設(shè)計(jì)規(guī)則與性能和成品率之間的關(guān)系n一般來講，設(shè)計(jì)規(guī)則反映了性能和成品率之間可能的最好的折衷。n規(guī)則越保守，能工作的電路就越多(即成品率越高)。n規(guī)則越富有進(jìn)取性，則電路性能改進(jìn)的可能性也越大，這種改進(jìn)可能是以犧牲成品率為代價(jià)的。 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)9版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 有幾種方法可以用來描述設(shè)計(jì)規(guī)則。其中包括： 以以微米分辨率微米分

5、辨率來規(guī)定的微米規(guī)則來規(guī)定的微米規(guī)則 以以特征尺寸為基準(zhǔn)的特征尺寸為基準(zhǔn)的規(guī)則規(guī)則 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)10版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n層次層次 人們把設(shè)計(jì)過程抽象成若干易人們把設(shè)計(jì)過程抽象成若干易于處理的概念性版圖層次，這些于處理的概念性版圖層次，這些層次代表線路轉(zhuǎn)換成硅芯片時(shí)所層次代表線路轉(zhuǎn)換成硅芯片時(shí)所必需的掩模圖形。必需的掩模圖形。 下面以某種N阱的硅柵工藝為例分別介紹層次的概念。2021-7-8集成電路設(shè)計(jì)基礎(chǔ)11版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則層次表示 含義 標(biāo)示圖 NWELL N阱層 Locos N+或P+有源區(qū)層 Poly 多晶硅層 Contact 接觸孔層

6、Metal 金屬層 Pad 焊盤鈍化層 NWELL硅柵的層次標(biāo)示 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)12版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nNWELL層相關(guān)的設(shè)計(jì)規(guī)則 編 號(hào)描 述尺 寸目的與作用1.1N阱最小寬度10.0保證光刻精度和器件尺寸1.2N阱最小間距10.0防止不同電位阱間干擾1.3N阱內(nèi)N阱覆蓋P+2.0保證N阱四周的場(chǎng)注N區(qū)環(huán)的尺寸1.4N阱外N阱到N+距離8.0減少閂鎖效應(yīng)2021-7-8集成電路設(shè)計(jì)基礎(chǔ)13 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nN阱設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)14 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n P+、N+有源區(qū)相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描

7、 述尺 寸目的與作用2.1P+、N+有源區(qū)寬度3.5保證器件尺寸，減少窄溝道效應(yīng)2.2P+、N+有源區(qū)間距3.5減少寄生效應(yīng)2021-7-8集成電路設(shè)計(jì)基礎(chǔ)15版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nP+、N+有源區(qū)設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)16版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPoly相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用3.1多晶硅最小寬度3.0保證多晶硅線的必要電導(dǎo)3.2多晶硅間距2.0防止多晶硅聯(lián)條3.3與有源區(qū)最小外間距1.0保證溝道區(qū)尺寸3.4多晶硅伸出有源區(qū)1.5保證柵長(zhǎng)及源、漏區(qū)的截?cái)?.5與有源區(qū)最小內(nèi)間距3.0保證電流在整個(gè)柵寬范圍內(nèi)均勻流動(dòng)202

8、1-7-8集成電路設(shè)計(jì)基礎(chǔ)17版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPoly相關(guān)設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)18版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n Contact相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用4.1接觸孔大小2.0 x2.0保證與鋁布線的良好接觸4.2接觸孔間距2.0保證良好接觸4.3多晶硅覆蓋孔1.0防止漏電和短路4.4有源區(qū)覆蓋孔1.5防止PN結(jié)漏電和短路4.5有源區(qū)孔到柵距離1.5防止源、漏區(qū)與柵短路4.6多晶硅孔到有源區(qū)距離1.5防止源、漏區(qū)與柵短路4.7金屬覆蓋孔1.0保證接觸，防止斷條2021-7-8集成電路設(shè)計(jì)基礎(chǔ)19版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)

9、規(guī)則ncontact設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)20 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nMetal相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用5.1金屬寬度2.5保證鋁線的良好電導(dǎo)5.2金屬間距2.0防止鋁條聯(lián)條2021-7-8集成電路設(shè)計(jì)基礎(chǔ)21 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nMetal設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)22 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPad相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用6.1最小焊盤大小90封裝、邦定需要6.2最小焊盤邊間距80防止信號(hào)之間串繞6.3最小金屬覆蓋焊盤6.0保證良好接觸6.4焊盤外到有源區(qū)最小

10、距離25.0提高可靠性需要2021-7-8集成電路設(shè)計(jì)基礎(chǔ)23版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPad設(shè)計(jì)規(guī)則示意圖 2021-7-8集成電路設(shè)計(jì)基礎(chǔ)24 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 當(dāng)給定電路原理圖設(shè)計(jì)其版圖時(shí)，必須根據(jù)所用的工藝設(shè)計(jì)規(guī)則，時(shí)刻注意版圖同一層上以及不同層間的圖形大小及相對(duì)位置關(guān)系。2007級(jí)微電子25所設(shè)計(jì)方向器的版圖：2007級(jí)微電子26加工后得到的實(shí)際芯片例子：2007級(jí)微電子27n加工過程中的非理想因素q制版光刻的分辨率問題q多層版的套準(zhǔn)問題q表面不平整問題q流水中的擴(kuò)散和刻蝕問題q梯度效應(yīng)2007級(jí)微電子28解決辦法n廠家提供的幾何設(shè)計(jì)規(guī)則(topological design rule)，確保完成設(shè)計(jì)功能和一定的芯片成品率