W25Q64中文資料

1、w25q64bv 出版日期：2010年7月8日 - 1 - 版本e 64m位 與串行閃存 雙路和四路spi w25q64bv - 2 - 目錄 1，一般 description.5 2。 features.53引腳配置soic208-mil. . 6 4，焊墊配置wson8x6-mm. .6 5，焊墊配置pdip300-mil. .7 6引腳說明soic208密耳，pdip300密耳和wson8x6-mm. 7. 7引腳配置soic300mil的. . 8 8引腳soic封裝說明 300-mil.8 8.1包裝 types.9 8.2片選 (/cs).9 8.3串行數(shù)據(jù)輸入，輸出和io（di，

2、do和io0，io1，io2，io3）. 9. 8.4寫保護(hù) (/wp).9 8.5控股 (/hold).9 8.6串行時(shí)鐘 (clk).9 9座 diagram.10 10功能 description.11 10.1 spi operations.11 10.1.1標(biāo)準(zhǔn)spi instructions.11 10.1.2雙spi instructions.11 10.1.3四路spi instructions.11 10.1.4保持功能 .11 10.2寫保護(hù) .12 10.2.1寫保護(hù) features.12 11，控制和狀態(tài)寄存器. .13 11.1狀態(tài) register.13 11.1

3、.1 busy.13 11.1.2寫使能鎖存 (wel).13 11.1.3塊保護(hù)位（bp2，bp1，bp0）. .13 11.1.4頂/底塊保護(hù)（tb）. . .13 11.1.5部門/塊保護(hù) (sec).13 11.1.6狀態(tài)寄存器保護(hù)（srp，srp0）. .1411.1.7四路啟用 (qe).14 11.1.8狀態(tài)寄存器內(nèi)存保護(hù). .16 11.2 instructions.17 11.2.1制造商和設(shè)備標(biāo)識(shí). .17 11.2.2指令集表 1.18 w25q64bv 11.2.3指令表2（閱讀說明書）. .19 出版日期：2010年7月8日 - 3 - 修訂版e 11.2.4寫使能

4、(06h).20 11.2.5寫禁止 (04h).20 11.2.6讀狀態(tài)寄存器1（05h）和讀狀態(tài)寄存器2（35h）. .21 11.2.7寫狀態(tài)寄存器（01h）. . .22 11.2.8讀取數(shù)據(jù) (03h).2311.2.9快速閱讀 (0bh).24 11.2.10快速讀雙輸出（3bh）. . 0.25 11.2.11快速讀四路輸出（6bh）. . 26 11.2.12快速讀雙i / o (bbh).27 11.2.13快速讀取四i/ o (ebh).29 11.2.14八進(jìn)制字讀取四i/ o（e3h）. .31 11.2.15頁編程 (02h).33 11.2.16四路輸入頁編程（32

5、h）. .34 11.2.17扇區(qū)擦除（20h） .35 11.2.1832kb的塊擦除（52h） .36 11.2.1964kb的塊擦除 (d8h).37 20年2月11日芯片擦除（c7h/ 60h).38 21年2月11日擦除掛起 (75h).39 22年2月11日擦除恢復(fù) (7ah).40 23年11月2日掉電 (b9h).4124年2月11日高性能模式（a3h）. .42 25年2月11日發(fā)布掉電或高性能模式/設(shè)備id（abh）.42 26年2月11日讀制造商/設(shè)備id（90h）. .44 27年2月11日閱讀唯一的id號(hào)（4bh）. .45 28年2月11日讀jedec的id (9f

6、h).46 29年2月11日連續(xù)讀取模式復(fù)位（ffh或ffffh）. .47 12，電氣特性. .48 12.1絕對最大 ratings.48 12.2操作范圍 .48 12.3上電時(shí)序和寫抑制閾值. .49 12.4直流電氣 characteristics.50 12.5 ac測量條件. .51 12.6 ac電氣 characteristics.52 12.7 ac電氣特性（續(xù)）. .53 12.8串行輸出 timing.54 12.9輸入 timing.54 12.10持有 timing.5413包裝 specification.55w25q64bv 13.18引腳soic208密耳（包

7、裝代號(hào)ss）. .55 - 4 - 13.28引腳pdip300密耳（封裝代碼da）. .56 13.38觸點(diǎn)wson8x6毫米（封裝代碼ze）. .57 13.416引腳soic300密耳（封裝代碼sf）. .58 14訂貨 information.59 14.1有效的部件號(hào)和頂端標(biāo)記. .60 15版本 history.61 w25q64bv 出版日期：2010年7月8日 - 5 - 修訂版e 1概述 該w25q64bv（64m位）串行flash存儲(chǔ)器提供了有限的系統(tǒng)存儲(chǔ)解決方案 空間，引腳和電源。該25q系列提供了靈活性和性能遠(yuǎn)遠(yuǎn)超過普通的串行 閃存器件。他們是理想的陰影到ram中的代碼

8、，直接從雙路/四路spi執(zhí)行代碼 （xip）和存儲(chǔ)的語音，文本和數(shù)據(jù)。該器件在2.7v至3.6v單電源工作 電流消耗低至4毫安主動(dòng)和1a的關(guān)機(jī)。所有器件均提供節(jié)省空間 保存包。 該w25q64bv陣列是由每256字節(jié)可編程32,768頁。最多256個(gè)字節(jié) 可以在一個(gè)時(shí)間被編程。網(wǎng)頁可以在16（扇區(qū)擦除）組，128組（32kb被刪除 塊擦除），256（64kb塊擦除組）或整個(gè)芯片（芯片擦除）。該w25q64bv有2,048 可擦除扇區(qū)和128可擦除塊分別。小4kb扇區(qū)允許更大的靈活性 在需要的數(shù)據(jù)和參數(shù)的存儲(chǔ)的應(yīng)用程序。 （見圖2） 該w25q64bv支持標(biāo)準(zhǔn)串行外設(shè)接口（spi）和一個(gè)高性能

9、雙核/四輸出以及雙/四i/ o spi：串行時(shí)鐘，片選，串行數(shù)據(jù)i / o0（di），i / o1 （do）的i / o 2（/ wp）和i/ o 3（/ hold）。高達(dá)80mhz的spi時(shí)鐘頻率被支持，允許 160mhz的等效時(shí)鐘頻率為使用快速時(shí)雙輸出和320mhz的為四路輸出 讀雙核/四輸出指令。這些傳輸率可以超越標(biāo)準(zhǔn)的異步8 16位并行flash存儲(chǔ)器。連續(xù)讀取模式允許與高效的內(nèi)存訪問 盡可能少的8個(gè)時(shí)鐘的指令開銷讀取24位地址，允許真正的xip（執(zhí)行到位） 操作。 一抱腳，寫保護(hù)引腳和可編程寫保護(hù)，與頂部或底部陣列控制， 提供進(jìn)一步的控制靈活性。此外，該器件支持jedec標(biāo)準(zhǔn)的制造商

10、和 設(shè)備標(biāo)識(shí)與64位唯一序列號(hào)。 2，特點(diǎn) 家庭spiflash的回憶 - w25q64bv：64m比特/8m字節(jié)（8,388,608） - 每可編程頁256字節(jié) 標(biāo)準(zhǔn)，雙路或四路spi - 標(biāo)準(zhǔn)的spi：clk，/ cs，di，do，/ wp，/保持 - 雙spi：clk，/ cs，io0，io1/ wp，/保持 - 四通道spi：clk，/ cs，io0，io1，io2，io3 最高性能的串行閃存 - 截至普通串行閃存的6倍 - 80mhz的時(shí)鐘運(yùn)行 - 160mhz的等效雙spi - 320mhz的相當(dāng)于四spi - 40mb/ s的連續(xù)數(shù)據(jù)傳輸率 高效“連續(xù)讀取模式”- 低開銷指令 -

11、 僅僅在8個(gè)時(shí)鐘周期，以解決內(nèi)存 - 實(shí)現(xiàn)了真正的xip（執(zhí)行到位）操作 - 勝過x16并行閃存 注1：請聯(lián)系華邦細(xì)節(jié) 低功耗，寬溫度范圍 - 單2.7到3.6v電源 - 4毫安工作電流1a的關(guān)斷（典型值）。 - 40c至+ 85c的工作范圍 靈活的架構(gòu)與4kb扇區(qū) - 統(tǒng)一扇區(qū)擦除（4k字節(jié)） - 塊擦除（32k和64k字節(jié)） - 計(jì)劃一個(gè)256字節(jié) - 超過100,000擦除/寫周期 - 超過20年的數(shù)據(jù)保存 先進(jìn)的安全特性 - 軟件和硬件寫保護(hù) - 頂部或底部，部門或塊選擇 - 向下鎖定和otp保護(hù)（1） - 64位唯一id為每個(gè)設(shè)備（1） 空間高效的包裝 - 8引腳soic208萬 -

12、 8引腳pdip300萬 - 8墊wson8x6毫米 - 16引腳soic300萬 - 聯(lián)系華邦kgd和其他選項(xiàng) - 6 - 3引腳配置soic208-mil 1 2 3 4 8 7 6 5 / cs do（io1） / wp（io2） gnd vcc /保持（io3） clk di（io0） 圖1a。 w25q64bv引腳分配，8引腳soic208密耳（包裝代號(hào)ss） 4，焊墊配置wson8x6-mm 1 2 3 4 8 7 6 5 / cs do（io1） / wp（io2） gnd vcc /保持（io3） clk di（io0） 1 2 3 4 8 7 6 5 / cs do（io1）

13、 / wp（io2） gnd vcc /保持（io3） clk di（io0） 圖1b。 w25q64bv墊作業(yè)，8片wson8x6毫米（封裝代碼ze） w25q64bv 出版日期：2010年7月8日 - 7 - 版本e 5，焊墊配置pdip300密耳 1 2 3 4 8 7 6 5 / cs do（io1） / wp（io2） gnd vcc /保持（io3） clk di（io0） 1 2 3 4 8 7 6 5 / cs do（io1） / wp（io2） gnd vcc /保持（io3） clk di（io0） 圖1c。 w25q64bv引腳分配，8引腳pdip封裝（封裝代碼da） 6

14、引腳說明soic208密耳，pdip300密耳和wson8x6-mm 端無。引腳名稱i / o功能 1/ cs i片選輸入 2 do（io1）的i / o數(shù)據(jù)輸出（數(shù)據(jù)輸入輸出1）*1 3/ wp（io2）的i / o寫保護(hù)輸入（數(shù)據(jù)輸入輸出2）*2 4 gnd接地 5 di（io0）的i / o數(shù)據(jù)輸入（數(shù)據(jù)輸入輸出0）*1 6 clk i串行時(shí)鐘輸入 7/ hold（110 3）i / o的保持輸入（數(shù)據(jù)輸入輸出3）*2 8 vcc電源 *1 io0和io1用于標(biāo)準(zhǔn)和雙spi指令 * 2 io0 - io3用于四路spi指令 w25q64bv - 8 - 7引腳配置soic300mil的

15、1/ hold（io3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 vcc n / c n / c n / c n / c / cs do（io） clk di（io0） n / c n / c n / c n / c gnd / wp（io） 12 1/ hold（io3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 vcc n / c n / c n / c n / c / cs do（io） clk di（io0） n / c n / c n / c n / c gnd / wp（io） 12 圖1d。 w25q64bv引腳分

16、配，16引腳soic300mil的（包裝代號(hào)sf） 8引腳說明soic300mil的 pad號(hào)。引腳名稱i / o功能 1/ hold（110 3）i / o的保持輸入（數(shù)據(jù)輸入輸出3）*2 2 vcc電源 3 n / c無連接 4 n / c無連接 5 n / c無連接 6 n / c無連接 7/ cs i片選輸入 8 do（io1）的i / o數(shù)據(jù)輸出（數(shù)據(jù)輸入輸出1）*1 9/ wp（io2）的i / o寫保護(hù)輸入（數(shù)據(jù)輸入輸出2）*2 10 gnd接地 11 n / c無連接 12 n / c無連接 13 n / c無連接 14 n / c無連接 15 di（io0）的i / o數(shù)據(jù)輸

17、入（數(shù)據(jù)輸入輸出0）*1 16 clk i串行時(shí)鐘輸入 *1 io0和io1用于標(biāo)準(zhǔn)和雙spi指令 * 2 io0 - io3用于四路spi指令 w25q64bv 出版日期：2010年7月8日 - 9 - 版本e 8.1封裝類型 w25q64bv在一個(gè)8引腳塑料208密耳soic寬提供的（包代碼ss）和8x6毫米wson （包代碼ze）在圖1a中，和圖1b分別如圖所示。 300萬8引腳pdip是另一種選擇 軟件包選擇（圖1c）。該w25q64bv還提供16引腳塑料300密耳soic寬 如圖1d（包代碼sf）。包圖和尺寸示出在結(jié)束時(shí) 說明書。 8.2芯片選擇（/ cs） 該spi片選（/ cs）

18、引腳啟用和禁用設(shè)備的運(yùn)行。當(dāng)/ cs為高電平時(shí)器件 取消和串行數(shù)據(jù)輸出（do或io0，io1，io2，io3）引腳處于高阻抗。當(dāng) 取消選擇，設(shè)備的功耗將在待機(jī)的水平，除非內(nèi)部擦除，編程或 狀態(tài)寄存器周期正在進(jìn)行中。當(dāng)/ cs被拉低該設(shè)備將被選中，電力 消耗將增加至活性水平與指示可以寫入并從讀出的數(shù)據(jù) 設(shè)備。上電后，/ cs必須從高過渡到低之前，一個(gè)新的指令將被接受。 該/ cs輸入必須跟蹤上電時(shí)vcc電源電平（見“寫保護(hù)”和圖31）。如果 需要上/ cs上的上拉電阻可以被用來實(shí)現(xiàn)此目的。 8.3串行數(shù)據(jù)輸入，輸出和io（di，do和io0，io1，io2，io3） 該w25q64bv支持標(biāo)準(zhǔn)的

19、spi，雙spi和四路spi操作。標(biāo)準(zhǔn)的spi指令使用 單向di（輸入）引腳以串行寫指令，地址和數(shù)據(jù)到設(shè)備上的上升 串行時(shí)鐘（clk）輸入引腳的邊緣。標(biāo)準(zhǔn)spi還使用了單向do（輸出）來讀取 從下降沿clk設(shè)備的數(shù)據(jù)或狀態(tài)。 雙路和四路spi指令使用雙向io引腳串行寫指令，地址或 數(shù)據(jù)到裝置在clk的上升沿和讀的下降沿，從器件數(shù)據(jù)或狀態(tài) clk。四通道spi指令需要非易失性四路使能位（qe）的狀態(tài)寄存器-2進(jìn)行設(shè)置。 當(dāng)qe=1/ wp引腳變?yōu)閕o2和/ hold引腳變?yōu)?10 3。 8.4寫保護(hù)（/ wp） 寫保護(hù)（/ wp）引腳可用于防止?fàn)顟B(tài)寄存器被寫入。在使用 隨著狀態(tài)一起注冊的塊保護(hù)（

20、美國證券交易委員會(huì)，結(jié)核病，bp2，bp1和bp0）位和狀態(tài) 寄存器保護(hù)（srp）位，部分或整個(gè)存儲(chǔ)器陣列可以是硬件保障。該/ wp 引腳為低電平有效。當(dāng)狀態(tài)的qe位寄存器-2設(shè)置為四i/ o的/ wp引腳（硬件寫 保護(hù)）功能不可用，因?yàn)檫@個(gè)引腳用于io2。參見圖1a，1b，1c和1d為銷 四i/ o操作的配置。 8.5控股（/ hold） 在/ hold引腳可同時(shí)積極選擇的設(shè)備被暫停。當(dāng)/ hold變?yōu)榈碗娖剑?而/ cs為低時(shí)，do引腳將處于高阻抗，在di和clk引腳上的信號(hào)將被忽略 （不關(guān)心）。當(dāng)/ hold拉高，設(shè)備操作就可以恢復(fù)。在/ hold功能可以 有用，當(dāng)多個(gè)設(shè)備共享同一spi

21、信號(hào)。在/ hold引腳為低電平有效。當(dāng) 狀態(tài)的qe位寄存器-2設(shè)置為四i/ o的/ hold引腳功能不可用，因?yàn)樵撘_為 用于io3。參見圖1a-d為四i/ o操作的引腳配置。 8.6串行時(shí)鐘（clk） spi串行時(shí)鐘輸入（clk）引腳為串行輸入和輸出操作的時(shí)序。 （“見spi 操作“） w25q64bv - 10 - 9框圖 圖2 w25q64bv串行閃存框圖 00ff00h00ffffh 塊0（64kb） 0000000000ffh 1fff00h1fffffh 31座（64kb） 1f0000h1f00ffh 20ff00h20ffffh 32座（64kb） 200000h2000ff

22、h 3fff00h3fffffh 63座（64kb） 3f0000h3f00ffh 40ff00h40ffffh 64座（64kb） 為400000h4000ffh 7fff00h7fffffh 127座（64kb） 7f0000h7f00ffh 列解碼 字節(jié)和256字節(jié)的緩沖區(qū)頁 開始 頁地址 結(jié)束 頁地址 w25q64bv spi 指揮 控制邏輯 字節(jié)地址 鎖存器/計(jì)數(shù)器 狀態(tài) 注冊 寫控制 邏輯 頁地址 鎖存器/計(jì)數(shù)器 高電壓 發(fā)電機(jī) xx0f00h xx0fffh 扇區(qū)0（4kb） xx0000h xx00ffh xx1f00h xx1fffh 扇區(qū)1（4kb） xx1000h xx1

23、0ffh xx2f00h xx2fffh 扇區(qū)2（4kb） xx2000h xx20ffh xxdf00h xxdfffh 部門13（4kb） xxd000h xxd0ffh xxef00h xxefffh 部門14（4kb） xxe000h xxe0ffh xxff00h xxffffh 部門15（4kb） xxf000h xxf0ffh 塊分割 數(shù)據(jù) 寫保護(hù)邏輯和行譯碼 do（io1） di（io0） / cs clk /保持（io3） / wp（io2） 00ff00h00ffffh 塊0（64kb） 0000000000ffh 1fff00h1fffffh 31座（64kb） 1f00

24、00h1f00ffh 20ff00h20ffffh 32座（64kb） 200000h2000ffh 3fff00h3fffffh 63座（64kb） 3f0000h3f00ffh 40ff00h40ffffh 64座（64kb） 為400000h4000ffh 7fff00h7fffffh 127座（64kb） 7f0000h7f00ffh 列解碼 字節(jié)和256字節(jié)的緩沖區(qū)頁 開始 頁地址 結(jié)束 頁地址 w25q64bv spi 指揮 控制邏輯 字節(jié)地址 鎖存器/計(jì)數(shù)器 狀態(tài) 注冊 寫控制 邏輯 頁地址 鎖存器/計(jì)數(shù)器 高電壓 發(fā)電機(jī) xx0f00h xx0fffh 扇區(qū)0（4kb） xx0

25、000h xx00ffh xx1f00h xx1fffh 扇區(qū)1（4kb） xx1000h xx10ffh xx2f00h xx2fffh 扇區(qū)2（4kb） xx2000h xx20ffh xxdf00h xxdfffh 部門13（4kb） xxd000h xxd0ffh xxef00h xxefffh 部門14（4kb） xxe000h xxe0ffh xxff00h xxffffh 部門15（4kb） xxf000h xxf0ffh 塊分割 數(shù)據(jù) 寫保護(hù)邏輯和行譯碼 do（io1） di（io0） / cs clk /保持（io3） / wp（io2） w25q64bv 出版日期：2010

26、年7月8日 - 11 - 版本e 10功能描述 10.1 spi操作 10.1.1標(biāo)準(zhǔn)spi指令 該w25q64bv通過一個(gè)spi兼容總線組成的四個(gè)信號(hào)訪問：串行時(shí)鐘 （clk），片選（/ cs），串行數(shù)據(jù)輸入（di）和串行數(shù)據(jù)輸出（do）。標(biāo)準(zhǔn)的spi指令 使用di輸入端子串行地寫上的上升沿指令，地址和數(shù)據(jù)到設(shè)備 clk。 do輸出引腳用于從下降沿clk設(shè)備讀取數(shù)據(jù)或狀態(tài)。 spi總線操作模式0（0,0）和3（1,1）的支持。模式0和之間的主要區(qū)別 模式3是關(guān)于clk信號(hào)的正常狀態(tài)時(shí)spi總線主人是在待機(jī)和數(shù)據(jù) 不被傳輸?shù)酱虚W存。對于模式0的clk信號(hào)通常是低的下降， 的/ cs上升沿。模

27、式3的clk信號(hào)通常是高上/ cs的上升沿和下降沿。 10.1.2雙spi指令 該w25q64bv支持雙spi操作使用“快速閱讀雙輸出和雙i / o”的時(shí)候（3b 和bb十六進(jìn)制）的說明。這些指令允許數(shù)據(jù)被轉(zhuǎn)移到或從設(shè)備在兩 普通串行閃存器件的三倍的速率。雙讀指令是理想的快速 下載代碼來在上電時(shí)（代號(hào)陰影）ram或用于執(zhí)行非高速關(guān)鍵碼 直接從spi總線（xip）。當(dāng)使用雙spi指令di和do管腳 雙向i/ o引腳：io0和io1。 10.1.3四路spi指令 該w25q64bv支持四路spi操作使用“快速閱讀四路輸出”時(shí)，“快速閱讀 四i/ o“和”八字讀四i/ o“（分別為6b，eb和e3十

28、六進(jìn)制）。這些指令允許 數(shù)據(jù)被轉(zhuǎn)移到或從設(shè)備的四至六倍的普通串行閃存的速率。四方 讀指令提供連續(xù)和隨機(jī)存取傳輸速率的顯著改善 允許快速的代碼遮蔽直接從spi總線（xip）內(nèi)存或執(zhí)行。當(dāng)使用四通道spi 指令di和do引腳變?yōu)殡p向io0和io1和/ wp和/ hold引腳變?yōu)?io2和io3分別。四通道spi指令都需要在狀態(tài)非易失性四路使能位（qe） 注冊-2進(jìn)行設(shè)置。 10.1.4保持功能 在/ hold信號(hào)使w25q64bv操作被暫停，而它正在積極選擇（當(dāng)/ cs為 低）。在/ hold功能可以在spi數(shù)據(jù)和時(shí)鐘信號(hào)與共享的情況下很有用 其他設(shè)備。例如，考慮如果頁面緩沖器只有部分被寫入時(shí)，優(yōu)

29、先中斷 需要使用的spi總線。在這種情況下，/保持功能可以保存指令和狀態(tài) 在緩沖區(qū)中的數(shù)據(jù)，以便編程就可以恢復(fù)它離開的地方，一旦總線再次可用。該 / hold功能只適用于標(biāo)準(zhǔn)spi和雙spi操作，而不是在四路spi。 要啟動(dòng)/保持狀態(tài)，設(shè)備必須與/ cs為低電平來選擇。 a / hold條件將激活 上/ hold信號(hào)的下降沿，如果在clk信號(hào)已經(jīng)是低電平。如果clk是不是已經(jīng)很低了 clk的下一個(gè)下降沿后/ hold條件將激活。在/ hold條件將終止對 上升/ hold信號(hào)的邊緣，如果clk信號(hào)已經(jīng)很低。如果clk是不是已經(jīng)很低了/ hold clk的下一個(gè)下降沿后情況將終止。在a /保持狀

30、態(tài)下，串行數(shù)據(jù) 輸出（do）是高阻抗，和串行數(shù)據(jù)輸入（di）和串行時(shí)鐘（clk）被忽略。芯片 選擇（/ cs）信號(hào)應(yīng)保持有效（低電平）/保持操作的全部時(shí)間，以避免 重置設(shè)備的內(nèi)部邏輯狀態(tài)。 w25q64bv - 12 - 10.2寫保護(hù) 使用非易失性存儲(chǔ)器中的應(yīng)用程序必須考慮到噪聲等的可能性 不利的制度條件，可能會(huì)破壞數(shù)據(jù)的完整性。為了解決這一問題的w25q64bv 提供了多種方式來保護(hù)數(shù)據(jù)免受意外寫操作。 10.2.1寫保護(hù)功能 器件復(fù)位當(dāng)vcc低于閾值 上電后延時(shí)寫入禁止 允許寫入程序后，/禁用指令和自動(dòng)寫入禁用和刪除 使用狀態(tài)寄存器軟件和硬件（/ wp引腳）寫保護(hù) 使用掉電指令寫保護(hù) 鎖

31、定寫保護(hù)，直到下次上電時(shí)（1） 一次性編程（otp）的寫保護(hù)（1） 注1：這些功能可根據(jù)特殊訂貨。請與華邦的細(xì)節(jié)。 上電時(shí)，或在電源關(guān)閉時(shí)，w25q64bv將保持在復(fù)位狀態(tài)，而vcc低于 第v wi閾值（參見上電時(shí)序和電壓水平和圖31）。當(dāng)復(fù)位時(shí)，所有 操作被禁止，也沒有說明被認(rèn)可。在上電和vcc電壓后， 超過v wi，所有的編程和擦除的相關(guān)說明為噸puw的時(shí)間延遲進(jìn)一步禁用。這 包括寫使能，頁面編程，扇區(qū)擦除，塊擦除，芯片擦除和寫入狀態(tài) 注冊說明書。注意，芯片選擇引腳（/ cs）必須跟蹤在上電時(shí)vcc電源電平，直到 在vcc分鐘級(jí)和t vsl時(shí)間延遲到達(dá)。如果需要的話在/ cs上的上拉電阻可

32、以用來 實(shí)現(xiàn)這一點(diǎn)。 上電后設(shè)備會(huì)自動(dòng)放置在寫禁止?fàn)顟B(tài)與狀態(tài)寄存器寫 使能鎖存器（wel）設(shè)置為0。寫使能指令的頁面編程之前，必須發(fā)出，部門 擦除，芯片擦除或?qū)憼顟B(tài)寄存器指令將被接受。完成程序后， 擦除或?qū)懭胫噶钪械膶懯鼓苕i存（wel）會(huì)自動(dòng)清零，寫禁用狀態(tài) 0。 軟件控制的寫保護(hù)是使用寫狀態(tài)寄存器指令和設(shè)置方便 狀態(tài)寄存器保護(hù)（srp0，srp 1）和塊保護(hù)（美國證券交易委員會(huì)，結(jié)核病，bp2，bp1和bp0）位。這些 設(shè)置允許的記憶的一部分或全部被配置為只讀。配合使用的 寫保護(hù)（/ wp）引腳，改變狀態(tài)寄存器，可以啟用或在硬件禁用 控制。請參閱有關(guān)詳細(xì)信息，狀態(tài)寄存器。此外，掉電指令提供 寫保護(hù)的額外水平，因?yàn)樗械闹噶疃紝⒈缓雎猿瞥龅綦?指令。 w25q64bv 出版日期：2010年7月8日 - 13 - 版本e 11，控制和狀態(tài)寄存器 讀狀態(tài)寄存器-1和狀態(tài)寄存器-2指令可用于在提供狀態(tài) 閃存陣列的可用性，如果該設(shè)備是