計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)期末知識(shí)點(diǎn)總結(jié)

1、單元11.系統(tǒng)結(jié)構(gòu)：由程序員設(shè)計(jì)者所看到的一個(gè)計(jì)算機(jī)系統(tǒng)的屬性，及概念性結(jié)構(gòu)和功能特性。2.層次結(jié)構(gòu)：第0級(jí)和第1級(jí)具體實(shí)現(xiàn)機(jī)器指定功能的中央控制部分；第二級(jí)是傳統(tǒng)機(jī)器語(yǔ)言機(jī)器；第三級(jí)是操作系統(tǒng)機(jī)器；第四級(jí)是匯編語(yǔ)言機(jī)器；第五級(jí)是高級(jí)語(yǔ)言機(jī)器；第六級(jí)是應(yīng)用語(yǔ)言機(jī)器；電子線(xiàn)路-微程序機(jī)器級(jí)-傳統(tǒng)機(jī)器級(jí)-操作系統(tǒng)級(jí)-匯編語(yǔ)言級(jí)-高級(jí)語(yǔ)言級(jí)-應(yīng)用語(yǔ)言級(jí)4.Amdahl定律：系統(tǒng)中某一部件由于采用某種更快的執(zhí)行方式后整個(gè)系統(tǒng)性能的提高與這種執(zhí)行方式的使用頻率或占用總執(zhí)行時(shí)間的比例有關(guān)。5. 9. CPU時(shí)間：一個(gè)程序所花的CPU時(shí)間（CPU的執(zhí)行時(shí)間，不包括I/O等待時(shí)間）。CPU時(shí)間=CPU時(shí)鐘周期

2、數(shù)*時(shí)鐘周期長(zhǎng)度=CPU時(shí)鐘周期數(shù)/頻率CPU時(shí)間 （CPIIC（指令條數(shù)）/ 頻率 時(shí)鐘周期：由于計(jì)算機(jī)的時(shí)鐘速度是固定的，它的運(yùn)行周期稱(chēng)為時(shí)鐘周期。10.CPI（Cycle Per instruction）：每條指令執(zhí)行時(shí)所花費(fèi)的平均時(shí)鐘周期數(shù)。 IC：每個(gè)時(shí)鐘周期平均執(zhí)行的指令條數(shù) CPI CPU時(shí)鐘周期數(shù) / IC 則 CPU時(shí)間 （CPIIC）/ 頻率11.Te：一個(gè)標(biāo)準(zhǔn)測(cè)速程序的全部執(zhí)行時(shí)間 Ti:其中所有第i種指令的累計(jì)時(shí)間13.MIPS(每秒百萬(wàn)條指令數(shù) ):衡量機(jī)器性能的唯一可靠的標(biāo)準(zhǔn)就是真正的執(zhí)行程序的時(shí)間，可以用MIPS來(lái)作為衡量程序執(zhí)行時(shí)間的一個(gè)指標(biāo)。優(yōu)點(diǎn)：直觀、方便。

3、主要缺點(diǎn): (1) 不同指令的執(zhí)行速度差別很大(2) 指令使用頻度差別很大（3）有相當(dāng)多的非功能性指令 單元22.數(shù)據(jù)表示是指計(jì)算機(jī)硬件能夠直接識(shí)別，可以被指令系統(tǒng)直接調(diào)用的那些數(shù)據(jù)類(lèi)型。例如：定點(diǎn)、邏輯、浮點(diǎn)、十進(jìn)制、字符、字符串、堆棧和向量等3.數(shù)據(jù)表示原則：1）縮短程序的運(yùn)行時(shí)間。2）減少CPU與主存儲(chǔ)器之間的通信量。3）這種數(shù)據(jù)表示的通用性和利用率4.零地址空間個(gè)數(shù)：三個(gè)零地址空間，兩個(gè)零地址空間，一個(gè)零地址空間，隱含編址方式。并行存儲(chǔ)器的編址技術(shù)：高位交叉編址，低位交叉編址。7.高位交叉編址：擴(kuò)大存儲(chǔ)器容量。低位交叉編址：提高存儲(chǔ)器速度。者一個(gè)存儲(chǔ)器操作數(shù)。對(duì)于存儲(chǔ)器操作數(shù)來(lái)說(shuō)，由尋

4、址方式確定的存儲(chǔ)器地址為有效地址。9.多種尋址方式：顯著地減少程序的指令條數(shù)，可能增加計(jì)算機(jī)的實(shí)現(xiàn)復(fù)雜度和指令的CPI。10.尋址方式：立即數(shù)尋址方式，寄存器尋址方式，主存尋址方式（直接尋址、間接尋址、變址尋址），堆棧尋址方式。11.指令格式的設(shè)計(jì)：確定指令字的編碼方式，包括操作碼字段和地址碼字段的編碼和表示方式。指令格式的優(yōu)化：如何用最短的位數(shù)來(lái)表示指令的操作信息和地址信息。12.操作碼的三種編碼方法：固定長(zhǎng)度、Huffman編碼、擴(kuò)展編碼操作碼優(yōu)化的程度可以用信息熵來(lái)衡量。 表示用二進(jìn)制編碼表示n個(gè)碼點(diǎn)時(shí)，理論上的最短平均編碼長(zhǎng)度 。信息冗余量為：R=1-（H/平均碼長(zhǎng)）13.碼長(zhǎng)表示法：

5、哈弗曼樹(shù)、2-4等長(zhǎng)擴(kuò)展編碼，1-2-3-5（3-4）擴(kuò)展編碼、2-8擴(kuò)展編碼法、3-7擴(kuò)展編碼法：長(zhǎng)碼的前綴不能是短碼的操作碼14.碼點(diǎn)表示法：15/15/15，8/64/512，計(jì)算擴(kuò)展碼點(diǎn)：1.若(16-x):(2的6次方-1)x=1:9 x=2，則擴(kuò)展碼點(diǎn)為2則雙地址的范圍為：0000-1101（14條） 單地址為：1110 * *0 ，1111 * *0 126條零地址為：1110 111 111 * * ，1111 111 111 * * 128條2.單地址范圍：2的6次方-1=63 1111 000 000 -1111 111 110雙地址范圍：2的（62）次方-1=15 000

6、0-1110零地址范圍：1111 1111 1100 0000-1111 1111 1111 1111 15.單地址指令范圍為：2的n次方-1 （留一個(gè)擴(kuò)展碼點(diǎn)） 雙地址：2的n-2次方-1 零地址：2的n次方 縮短地址碼長(zhǎng)度的方法：用一個(gè)短地址碼表示一個(gè)大地址空間 用間址尋址方式、變址尋址方式、寄存器間接尋址方式縮短地址碼長(zhǎng)度17.CISC（Complex Instruction Set Computer）：復(fù)雜指令系統(tǒng)增強(qiáng)指令功能，把越來(lái)越多的功能交由硬件來(lái)實(shí)現(xiàn)，且指令的數(shù)量也是越來(lái)越多。18.RISC（Reduced Instruction Set Computer）：精簡(jiǎn)指令系統(tǒng) 減少

7、CPI是RISC思想的精華: CPI 是執(zhí)行這個(gè)程序所使用的總的時(shí)間；是這個(gè)程序所需執(zhí)行的總的指令條數(shù)；盡可能地把指令系統(tǒng)簡(jiǎn)化，不僅指令的條數(shù)少，而且指令的功能也比較簡(jiǎn)單。RISC的設(shè)計(jì)是力爭(zhēng)一個(gè)最小化的指令集，每條指令只執(zhí)行一個(gè)基本的計(jì)算，復(fù)雜的運(yùn)算由基本指令構(gòu)成的子程序來(lái)完成。為了達(dá)到最高速度，RISC設(shè)計(jì)限定指令為固定長(zhǎng)度，并使得能在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令。19.設(shè)計(jì)RISC機(jī)器遵循的原則：1）采用簡(jiǎn)單而又統(tǒng)一的指令格式，并減少尋址方式；指令字長(zhǎng)都為32位或64位。2）指令的執(zhí)行在單個(gè)機(jī)器周期內(nèi)完成；(采用流水線(xiàn)機(jī)制)。3）只有l(wèi)oad和store指令才能訪(fǎng)問(wèn)存儲(chǔ)器，其它指令的操作都

8、是在寄存器之間進(jìn)行；4）大多數(shù)指令都采用硬連邏輯來(lái)實(shí)現(xiàn)；5）強(qiáng)調(diào)優(yōu)化編譯器的作用，為高級(jí)語(yǔ)言程序生成優(yōu)化的代碼；6）充分利用流水技術(shù)來(lái)提高性能 單元三2.存儲(chǔ)器的主要性能：速度、容量、價(jià)格3.Cache存儲(chǔ)系統(tǒng)：由Cache和主存儲(chǔ)器構(gòu)成。主要目的：提高存儲(chǔ)器速度4.虛擬存儲(chǔ)系統(tǒng)：由主存儲(chǔ)器和硬盤(pán)構(gòu)成。主要目的：擴(kuò)大存儲(chǔ)器容量5.虛擬存儲(chǔ)系統(tǒng)：磁盤(pán)的地址空間而并不能被一般的指令訪(fǎng)問(wèn)，而主存儲(chǔ)器的地址空間對(duì)于使用者來(lái)說(shuō)又太小。所以虛擬存儲(chǔ)器系統(tǒng)為使用者另外設(shè)計(jì)一個(gè)虛擬地址空間，比主存儲(chǔ)器的實(shí)際空間大很多，采用與主存儲(chǔ)器同樣的隨機(jī)訪(fǎng)問(wèn)方式。6.命中率定義：CPU訪(fǎng)問(wèn)存儲(chǔ)系統(tǒng)時(shí)，在M1中找到所需信息

9、的概率。H=N1/(N1+N2)其中：N1是對(duì)M1存儲(chǔ)器的訪(fǎng)問(wèn)次數(shù),N2是對(duì)M2存儲(chǔ)器的訪(fǎng)問(wèn)次數(shù)整個(gè)存儲(chǔ)系統(tǒng)的訪(fǎng)問(wèn)時(shí)間可以采用M1和M2的訪(fǎng)問(wèn)周期T1、T2及命中率H來(lái)表示H=H*T1+(1-H)*T2 訪(fǎng)問(wèn)效率e=T1/T=T1/(H乘T1)+(1-H)T2=1/H+(1-H)T2/T1=f(H,T2/T1)提高存儲(chǔ)系統(tǒng)速度的兩條途徑:一是提高命中率H;二是兩個(gè)存儲(chǔ)器的速度不要相差太大。并行訪(fǎng)問(wèn)存儲(chǔ)器的沖突：取指沖突，讀操作數(shù)沖突，寫(xiě)操作數(shù)沖突，讀寫(xiě)沖突。7.三種虛擬存儲(chǔ)器：段式虛擬存儲(chǔ)器、頁(yè)式虛擬存儲(chǔ)器、段頁(yè)式虛擬存儲(chǔ)器。 虛擬存儲(chǔ)器的工作原理：1）多用戶(hù)虛擬地址。2）主存地址。3）程序執(zhí)

10、行時(shí)要根據(jù)虛擬地址找到主存地址。4）虛擬地址和主存地址之間的關(guān)系由地址映像體現(xiàn)出，而在程序執(zhí)行時(shí)通過(guò)地址變換將用戶(hù)程序中的虛擬地址變成主存的實(shí)地址虛擬存儲(chǔ)器的頁(yè)面替換算法：隨機(jī)算法，先進(jìn)先出算法，最久沒(méi)有使用算法，最優(yōu)替換算法cache替換算法:隨機(jī)法,先進(jìn)先出法FIFO,最近最少使用法LRU(堆棧法)8.影響命中率的因素：（1）程序在執(zhí)行過(guò)程中的頁(yè)地址流況；（2）所采用的頁(yè)面替換算法；（3）頁(yè)面大小；（4）主存儲(chǔ)器的容量（5）所采用的頁(yè)面調(diào)度算法。9.（1）Cache命中率隨著他的容量的增大而提高；（2）（組相連映射）當(dāng)cache的容量一定時(shí)，命中率隨著cache塊的增大而提高。（3）在組相

11、連映射中命中率隨著組數(shù)的增加而減小10.兩種cache更新算法：寫(xiě)直達(dá)法和寫(xiě)回法。Cache預(yù)取算法：按需預(yù)取，恒預(yù)取，不命中預(yù)取。11.Cache的地址映象與變換：1.全相聯(lián)映象：主存中的任一塊可以被放置到Cache中的任意一個(gè)位置。特點(diǎn)：空間利用率最高，沖突概率最低，實(shí)現(xiàn)最復(fù)雜。 2. 直接映象：主存中的每一塊只能被放置到Cache中唯一的一個(gè)位置。 特點(diǎn)：空間利用率最低，沖突概率最高，實(shí)現(xiàn)最簡(jiǎn)單。3.組相聯(lián)映象：主存中的每一塊可以被放置到Cache中唯一的一個(gè)組中的任何一個(gè)位置。 組相聯(lián)是直接映象和全相聯(lián)的一種折衷。第四章：輸入輸出系統(tǒng)輸入輸出系統(tǒng)的特點(diǎn)：異步性、實(shí)時(shí)性、與設(shè)備無(wú)關(guān)性基本

12、輸出輸出方式：程序控制方式、中斷方式、DMA方式（直接存儲(chǔ)器訪(fǎng)問(wèn)方式）程序控制特點(diǎn)：優(yōu)點(diǎn)：靈活性很好。可以很容易地改變各臺(tái)外圍設(shè)備的優(yōu)先級(jí) 缺點(diǎn)：實(shí)現(xiàn)處理機(jī)與外圍設(shè)備并行工作困難。中斷方式特點(diǎn)：(1)CPU與外圍設(shè)備能夠并行工作。(2)能夠處理異常事件。 (3)數(shù)據(jù)的輸入和輸出都要經(jīng)過(guò)CPU。(4)用于連接低速外圍設(shè)備。DMA方式特點(diǎn)：(1)外圍設(shè)備的訪(fǎng)問(wèn)請(qǐng)求直接發(fā)往主存儲(chǔ)器，數(shù)據(jù)的傳送過(guò)程不需要CPU的干預(yù)。(2)全部用硬件實(shí)現(xiàn)，不需要做保存現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)等工作。(3)DMA控制器復(fù)雜，需要設(shè)置數(shù)據(jù)寄存器、設(shè)備狀態(tài)控制寄存器、主存地址寄存器、設(shè)備地址寄存器和數(shù)據(jù)交換個(gè)數(shù)計(jì)數(shù)器及控制邏輯等。(

13、4)在DMA方式開(kāi)始和結(jié)束時(shí)，需要處理機(jī)進(jìn)行管理。DMA操作過(guò)程包括三個(gè)階段：DMA請(qǐng)求、DMA響應(yīng)和數(shù)據(jù)傳送、傳送結(jié)束DMA方式的特點(diǎn)：(1)外圍設(shè)備的訪(fǎng)問(wèn)請(qǐng)求直接發(fā)往主存儲(chǔ)器，數(shù)據(jù)的傳送過(guò)程不需要CPU的干預(yù)。(2)全部用硬件實(shí)現(xiàn)，不需要做保存現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)等工作。(3)DMA控制器復(fù)雜，需要設(shè)置數(shù)據(jù)寄存器、設(shè)備狀態(tài)控制寄存器、主存地址寄存器、設(shè)備地址寄存器和數(shù)據(jù)交換個(gè)數(shù)計(jì)數(shù)器及控制邏輯等。(4)在DMA方式開(kāi)始和結(jié)束時(shí)，需要處理機(jī)進(jìn)行管理。中斷屏蔽：設(shè)置中斷屏蔽有三個(gè)用處：(1)在中斷優(yōu)先級(jí)由硬件確定了的情況下，改變中斷源的中斷服務(wù)順序。(2)決定設(shè)備是否采用中斷方式工作。(3)在多處理

14、機(jī)系統(tǒng)中，把外圍設(shè)備的服務(wù)工作分配到不同的處理機(jī)中。中斷屏蔽的實(shí)現(xiàn)方法：1）每級(jí)中斷源設(shè)置一個(gè)中斷屏蔽位。2）改變處理機(jī)優(yōu)先級(jí)中斷屏蔽以后，中斷源的優(yōu)先級(jí)不會(huì)發(fā)生改變，動(dòng)態(tài)的改變服務(wù)的順序，響應(yīng)的順序由硬件決定，無(wú)法改變。兩種方法的不同：(1)兩者使用的概念不同。 前者使用中斷屏蔽； 后者使用中斷優(yōu)先級(jí)(2)需要屏蔽碼的位數(shù)不同。 前者所需要的屏蔽位數(shù)比較多； n：log2（n+1）(3)可屏蔽的中斷源數(shù)量和種類(lèi)不同。 前者可以任意屏蔽掉一個(gè)或幾個(gè)中斷源， 后者只能屏蔽掉比某一個(gè)優(yōu)先級(jí)低的中斷源通道的種類(lèi)：字節(jié)多路通道(為多臺(tái)低速或中速的外設(shè)服務(wù),打印機(jī))、選擇通道(為多臺(tái)高速外圍設(shè)備服務(wù))、

15、數(shù)組多路通道(適用于高速設(shè)備；磁盤(pán)等設(shè)備)；字節(jié)多路通道能夠正常的工作，即不丟失數(shù)據(jù)，可以采用以下幾種方式：（1） ：增加通道的最大流量；（2）：動(dòng)態(tài)改變?cè)O(shè)備的優(yōu)先級(jí)；（3）：增加緩沖存儲(chǔ)器；第5章 ：標(biāo)量處理機(jī)流水線(xiàn)技術(shù)：把一個(gè)重復(fù)的過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程由專(zhuān)門(mén)的功能部件來(lái)實(shí)現(xiàn)。把多個(gè)處理過(guò)程在時(shí)間上錯(cuò)開(kāi)，依次通過(guò)各功能段，這樣，每個(gè)子過(guò)程就可以與其它的子過(guò)程并行進(jìn)行。線(xiàn)性流水線(xiàn)：流水線(xiàn)的各段串行連接，沒(méi)有反饋回路。數(shù)據(jù)通過(guò)流水線(xiàn)中的各段時(shí)，每一個(gè)段最多只流過(guò)一次。非線(xiàn)性流水線(xiàn)：流水線(xiàn)中除了有串行的連接外，還有反饋回路流水線(xiàn)中的每個(gè)子過(guò)程及其功能部件稱(chēng)為流水線(xiàn)的級(jí)或段，段與段相互

16、連接形成流水線(xiàn)。流水線(xiàn)的段數(shù)稱(chēng)為流水線(xiàn)的深度。 吞吐率：在單位時(shí)間內(nèi)流水線(xiàn)所完成的任務(wù)數(shù)量或輸出結(jié)果的數(shù)量 Tp=n/Tkn：任務(wù)數(shù) Tk：處理完成n個(gè)任務(wù)所用的時(shí)間流水線(xiàn)的瓶頸段：流水線(xiàn)中這種時(shí)間最長(zhǎng)的段。解決流水線(xiàn)瓶頸問(wèn)題的常用方法：細(xì)分瓶頸段，重復(fù)設(shè)置瓶頸段加速比：完成同樣一批任務(wù)，不使用流水線(xiàn)所用的時(shí)間與使用流水線(xiàn)所用的時(shí)間之比。假設(shè)：不使用流水線(xiàn)（即順序執(zhí)行）所用的時(shí)間為T(mén)s，使用流水線(xiàn)后所用的時(shí)間為T(mén)k，則該流水線(xiàn)的加速比為：S=Ts/Tk 流水線(xiàn)沖突是指對(duì)于具體的流水線(xiàn)來(lái)說(shuō)，由于相關(guān)的存在，使得指令流中的下一條指令不能在指定的時(shí)鐘周期執(zhí)行。流水線(xiàn)沖突有3種類(lèi)型：結(jié)構(gòu)沖突：因硬件資源滿(mǎn)足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。數(shù)據(jù)沖突：當(dāng)指令在流水線(xiàn)中重疊執(zhí)行時(shí)，因需要用到前面指令的執(zhí)行結(jié)果而發(fā)生的沖突?？刂茮_突：流水線(xiàn)遇到分支指令和其它會(huì)改變PC值的指令所引起的沖突1：流水線(xiàn)：流水線(xiàn)需要有通過(guò)時(shí)間和排空時(shí)間通過(guò)時(shí)間：第一個(gè)任務(wù)從進(jìn)入流水線(xiàn)到流出結(jié)果所需的時(shí)間。排空時(shí)間：最后一個(gè)任務(wù)從進(jìn)入流水線(xiàn)到流出結(jié)果所需的時(shí)間時(shí)間最長(zhǎng)的段將成為流水線(xiàn)的瓶頸按照流水線(xiàn)中是否有反饋回路可以分為線(xiàn)性流水