半導(dǎo)體存儲器和可編程邏輯器件

1、第15章 半導(dǎo)體存儲器和可編程邏輯器件學(xué)習(xí)目標(biāo)(*1)了解ROM，RAM的基本結(jié)構(gòu)和工作原理。(*2)了解R-2R型數(shù)/模轉(zhuǎn)換器和逐次逼近型模/數(shù)轉(zhuǎn)換器的工作原理。15.1 只讀存儲器(ROM）15.1.l ROM的基本結(jié)構(gòu)和工作原理在數(shù)字系統(tǒng)中，向存儲器中存入信息常稱為寫入，從存儲器中取出信息常稱為讀出。在用專用裝置向ROM寫入數(shù)據(jù)后，即使ROM掉電數(shù)據(jù)也不會丟失。ROM只能讀出而不能寫入信息，所以一般用它來存儲固定不變的信息。ROM的基本結(jié)構(gòu)如圖11.l所示。它是由存儲矩陣、地址譯碼器和輸出緩沖器三部分組成的。圖15.1 ROM的基本結(jié)構(gòu)框圖1. 存儲矩陣存儲矩陣是ROM的主體，它含有大量

2、的存儲單元，一個存儲單元存儲一位二進制數(shù)碼(1或0)。通常把M位二進制碼稱為一個字，一個字的位數(shù)常稱為字長，如字長是8位、16位等。若存儲矩陣中存有N個字，每個字有M位，則該存儲器有N×M個存儲單元，N×M也叫做ROM的存儲容量。一般數(shù)據(jù)或指令常以字為單位進行存儲，存儲一個字的單元可簡稱其為字單元。為了方便讀/寫數(shù)據(jù)，對每個字單元應(yīng)確定一個標(biāo)號，通常稱這個標(biāo)號為地址。2.地址譯碼器為了方便進行讀/寫操作，ROM必須設(shè)置地址譯碼器。若存儲矩陣中存有N個字，就應(yīng)有N個地址編號，地址譯碼器就必須有N個輸出端與N個地址編號相對應(yīng)。例如，在圖15.l的存儲矩陣中存儲了N個字，當(dāng)向地址

3、譯碼器輸入一組代碼時，地址譯碼器就可根據(jù)所輸入的地址代碼從N個地址中選擇出所需的一個，從而確定所選字單元的位置。必須注意，任何時刻只能有一條字線被選中。3.輸出緩沖器ROM一般設(shè)有輸出緩沖器。它的作用有兩個，一是可以提高存儲器的帶負載能力，二是便于對輸出狀態(tài)進行三態(tài)控制。在字單元被選中后，M位數(shù)碼經(jīng)位線(位線的條數(shù)取決于存儲矩陣中的字長)傳送到輸出緩沖器。由三態(tài)控制信號決定數(shù)據(jù)輸出的時刻。下面以圖15.2所示的二極管存儲器為例來說明 ROM的工作原理。在圖15.2中，存儲矩陣有4條字線( N =4)，即存儲4個字；8條位線( M = 8)，即每個字是8位數(shù)碼。所以該ROM的存儲容量為4

4、5;8=32位，即存儲矩陣有32個存儲單元，每個存儲單元存儲一個二進制信息。由于圖15.2的存儲短陣中有4條字線， 而地址譯碼器的每個輸出端應(yīng)該與一個字單元對應(yīng)，所以地址譯碼器必須是2/4線譯碼器。輸入代碼00， 01， 10， l1依次對應(yīng)譯碼器輸出的W0， W1， W2和 W3。在圖15.2中，字線與位線的交叉點就是一個存儲單元。交叉點處接有二極管時存儲單元相當(dāng)于存1 ，沒接二極管的存儲單元相當(dāng)于存0。 所以改變二極管的位置， 就可以改變字單元中存儲的內(nèi)容。例如，當(dāng)譯碼器輸入 A1 = A0 =0時，字線 Wo為高電位，與其相接的二極管的陽極為高電位，所以二極管導(dǎo)通。由于二極管的鉗位作用，

5、使位線 D6， D2， D1為高電位，而其余的位線為低電位，即 D6 = D2 = D1 = 1， D7 = D5 = D4 = D3 = D0=0。最后經(jīng)輸出緩沖器輸出的數(shù)據(jù)是 0l0001l0。當(dāng)譯碼器輸入 A1 = A0= 1時，字線 W3為高電位，與其相接的二極管導(dǎo)通，即D7 = D5 = D4 = 1， D6 = D3 = D2 = D1 = D0=0。最后經(jīng)輸出緩沖器輸出的數(shù)據(jù)是l0110000。圖15.2 二極管ROM的結(jié)構(gòu)實際上，地址譯碼器是由門電路組成的與陣列(見13.5.2節(jié))，W0W3的表達式中都包含了A0，A1的原變量或反變量的“與”項；而存儲矩陣中的位線D0D7可以看

6、成是二極管構(gòu)成的或門的輸出端。例如，D7端的等效電路可畫成圖l5.3所示的或門電路。因此存儲矩陣可看成是二極管或門構(gòu)成的“或”陣列。所以ROM的內(nèi)部結(jié)構(gòu)可以看成是一個與陣列和一個或陣列的組合。圖15.3 D7 的等效或門圖15.2也可以畫成圖l5.4所示的簡化形式，這樣看起來更為直觀。圖中的有黑點處表示字線和位線間接有二極管，該存儲單元存1；無黑點處則沒接二扱管，該存儲單元存0。至于在哪個地方畫黑點，就取決于欲存儲的內(nèi)容了。圖15.4 ROM的簡化結(jié)構(gòu)圖圖15.5所示是用雙極型三極管構(gòu)成ROM的存儲矩陣，圖中只畫出了存儲矩陣中的部分字線和位線。圖中，三極管的基極接在字線上，發(fā)射極接在位線上并通

7、過電阻接地，集電極接電源正極。若某字線為高電位，則與該字線相接的三極管將飽和導(dǎo)通，從而使位線呈高電位，即該位數(shù)據(jù)輸出l。例如，當(dāng)字線W0被選中呈高電位時，與該字線相接的三極管飽和導(dǎo)通，使位線DM-1呈高電位，而位線D0與字線W0不相接(沒接三極管)，所以位線D0呈低電位。當(dāng)數(shù)據(jù)輸出時，DM-1=1，D0=0。又如，當(dāng)字線WN-1被選中呈高電位時，使位線DM-1，和D0均呈高電位，所以數(shù)據(jù)輸出時，DM-1=D0=1。用MOS管構(gòu)成ROM的存儲矩陣，其原理與使用三極管大同小異。 圖15.5 三級管ROM的結(jié)構(gòu)圖15.l.2 ROM的分類根據(jù)存入數(shù)據(jù)方式的不同，只讀存儲器可分為固定ROM和可編程RO

8、M。上面介紹的是固定ROM，即生產(chǎn)廠家制造好的ROM芯片，其內(nèi)容不能改寫。可編程ROM分為一次性可編程存儲器PROM、光可擦除可編程存儲器EPROM、電可擦除可編程存儲器E2PROM和快閃存儲器等。PROM在出廠時，其存儲內(nèi)容全為l或全為0。用戶可根據(jù)需要利用通用或?qū)Ｓ迷O(shè)備將某些存儲單元改寫成0或1。但是PROM只能進行一次改寫。EPROM的內(nèi)容可改寫，在25V的電壓下可利用通用或?qū)Ｓ迷O(shè)備向芯片寫入用戶所需的數(shù)據(jù)。當(dāng)用紫外線照射時可一次性全部擦除其內(nèi)容。常用的芯片有EPROM2716(容量為2K×8位，IK=l024)和EPROM2732(容量為4K×8位)等。圖15.6所

9、示是EPROM27l6的引腳。A0A10是地址譯碼器輸入端，O0O7是輸出端，CS是片選信號(將在15.2節(jié)中介紹)輸入端。EPROM2716的功能如表15.1所示。 表 15.1 EPROM 2716的功能 圖15.6 EPROM27l6的引腳E2PROM可同時進行擦除和改寫，在足夠的脈沖電壓下可隨時改寫其內(nèi)容(可重復(fù)擦寫1萬次以上)，E2PROM的這種特點給數(shù)字系統(tǒng)的設(shè)計和在線調(diào)試提供了極大方便。由于擦除和改寫的時間仍較長，所以E2PROM還是作為只讀存儲器使用?？靸?nèi)存儲器是20世紀80年代末問世的，其擦除和改寫所用的電壓較E2PROM小，且擦除所用的時間短。快閃存儲器的突出優(yōu)點是集成度高

10、、容量大、成本低、使用方便。它是一種廣泛應(yīng)用的存儲器。15.1.3 ROM的應(yīng)用由于ROM在掉電時信息不丟失，所以常用來存儲固定的數(shù)據(jù)和專用程序。另外，還可以利用ROM實現(xiàn)指定的邏輯函數(shù)、產(chǎn)生脈沖信號、進行算術(shù)運算、進行不同數(shù)制間的轉(zhuǎn)換及查表等功能。1. 用ROM實現(xiàn)指定的邏輯函數(shù)表15.2是ROM存儲矩陣的一組數(shù)據(jù)表。由表可以看出，用ROM可以產(chǎn)生多路輸出的組合邏輯函數(shù)。若把ROM的地址譯碼器輸入數(shù)據(jù)A1，A0看成是輸入邏輯變量，把ROM的數(shù)據(jù)輸出D0，D1，D2，D3看成是一組輸出邏輯變量，則D0，D1，D2，D3就是一組關(guān)于A1，A0的邏輯函數(shù)。表15.2 ROM的一組數(shù)據(jù)表由表15.2

11、可寫出的邏輯函數(shù)為D1 = A1A0 + A1A0+ A1A0D2 = A1A0D3 = A1A0 + A1A0若令 A1 =A， A0 =B， D1 =F1， D2 =F2， D3 =F3，則由 ROM實現(xiàn)的邏輯函數(shù)為F1 =AB+AB+ABF2 = ABF3 = AB+ AB可見用ROM實現(xiàn)邏輯函數(shù)時，從地址譯碼器輸入邏輯變量，則由各數(shù)據(jù)輸出端輸出的就是與或形式的邏輯函數(shù)。例如，用ROM實現(xiàn)全加器時，只要把全加器的輸入變量An，Bn和Cn-1作為ROM地址譯碼器的輸入，將ROM的部分數(shù)據(jù)輸出端作為全加器Sn和Cn的輸出端，在正確地編寫R0M存儲矩陣的內(nèi)容后，就可以實現(xiàn)全加器的輸入和輸出邏輯

12、關(guān)系。用ROM實現(xiàn)邏輯函數(shù)時，有時需要對函數(shù)先進行變換。例如，若欲實現(xiàn)的邏輯函數(shù)的某一個與項中沒有包含所有的輸入變量，這時要先將函數(shù)進行變換。設(shè)欲實現(xiàn)函數(shù)為F=AB+BC。由于函數(shù)的第一個與項中缺少變量C，第二個與項中缺少變量A，所以要先進行下面的變換：F = AB+EC= AB(C+C)+ BC(A十A)= ABC+ AB C+ ABC+ ABC= ABC+ AB C+ ABC最后根據(jù)變換后的函數(shù)確定 R0M 中的內(nèi)容。2.顯示字符圖l5.7所示是用 ROM進行十進制數(shù)碼顯示的電路。在圖15.7(a)中，從 ROM的地址譯碼器輸入端 A3 A0 輸人的是 BCD碼，將地址譯碼器的輸出端 D1

13、 D7依次對應(yīng)接到數(shù)碼管 LED共陰極的輸入端ag。這樣，當(dāng) ROM的輸入端輸入 BCD碼時，數(shù)碼管就按圖15.7 ( b)中 ROM存儲矩陣的內(nèi)容(預(yù)先寫入)來顯示相應(yīng)的數(shù)碼。例如，當(dāng)?shù)刂纷g碼器輸入代碼為0000 時， ROM中的地址0000 被選中，其中的內(nèi)容為l111110，于是數(shù)據(jù)輸出端 D1D7(ag)的狀態(tài)為1111110，數(shù)碼管將顯示0；當(dāng)?shù)刂纷g碼器輸入代碼為l001時， ROM中的地址1001被選中，其中的內(nèi)容為1111011，于是數(shù)據(jù)輸出端D1D7(ag)的狀態(tài)為11110l1，數(shù)碼管就顯示9。表15.3反映了圖15.7所示數(shù)碼顯示電路的工作狀態(tài) 。圖15.7 用ROM顯示十

14、進制數(shù)碼表15.3 圖15.7顯示電路的工作狀態(tài)如果從ROM中地址為10l0開始的存儲單元(圖中沒用的單元)繼續(xù)存放信l111l01，00111110，100011l，則當(dāng)譯碼器輸入代碼00001111時，就可以顯示十六進制數(shù)碼0F(B，D顯示為小寫字母)。圖l5.7中的CS是片選信號輸入端，該信號低電平有效。當(dāng)片選信號有效時，該片ROM才能開始工作。OE是輸出允許(使能)信號輸入端，該信號低電平有效。當(dāng)0E端信號有效時，該片ROM才能輸出數(shù)據(jù)。3.用ROM構(gòu)成脈沖信號發(fā)生器圖15.8(a)所示是用ROM組成多路輸出的序列脈沖發(fā)生器電路。二進制計數(shù)器清零后開始計數(shù)，對應(yīng)8個計數(shù)脈沖CP，計數(shù)器

15、完成一次計數(shù)的循環(huán)，Q2Q1Q0的狀態(tài)由O00變到111，再返回000。計數(shù)器的8種狀態(tài)作為ROM地址譯碼器的輸入代碼，依次譯出字線W0W7，對應(yīng)的數(shù)據(jù)輸出D1D4的狀態(tài)如表15.4所示。 圖15.8 用ROM組成多路脈沖串發(fā)生器 表15.4 圖15.8的表圖15.8(b)只畫出了D1和D2的波形。從波形圖可以看出，由D1，D2輸出的信號是按不同規(guī)律循環(huán)的脈沖串。脈沖的頻率和占空比取決于ROM中存儲的內(nèi)容。顯然，設(shè)計者可以根據(jù)需要改變ROM中存儲的內(nèi)容，從而由D1D4得到所需的各種脈沖信號。若ROM中的位線更多，則可同時輸出更多的序列脈沖信號。4. 用ROM進行數(shù)制轉(zhuǎn)換如果R0M的地址譯碼器輸

16、入8位二進制數(shù)碼，而在存儲器中存儲與每個二進制數(shù)碼相對應(yīng)的BCD碼，就可以將輸入的二進制數(shù)轉(zhuǎn)換成BCD碼輸出。可見用ROM可以實現(xiàn)數(shù)制之間的轉(zhuǎn)換。ROM的應(yīng)用非常靈活，限于篇幅不能在此一一例舉。根據(jù)上述的設(shè)計思想，讀者可以舉一反三，設(shè)計出自己需要的各種應(yīng)用電路。15.2 隨機存取存儲器(RAM)隨機存取存儲器又叫讀/寫存儲器，它具有與ROM類似的功能。與ROM的主要區(qū)別有兩點：其一，RAM可以隨時從任何一存儲單元中讀取數(shù)據(jù)，或向存儲器中寫入數(shù)據(jù)，讀/寫方便是它最大的優(yōu)點；其二，RAM一旦掉電，所存儲的數(shù)據(jù)將隨之丟失，所以它不適于用做需要長期保存信息的存儲器。隨機存取存儲器可分為靜態(tài)RAM和動態(tài)

17、RAM兩類。動態(tài)RAM的集成度高、功耗小，但不如靜態(tài)RAM使用方便。一般大容量存儲器用動態(tài)RAM，小容量存儲器用靜態(tài)RAM。下面以靜態(tài)RAM為例來介紹隨機存取存儲器的基本組成和原理。15.2.l RAM的基本結(jié)構(gòu)和工作原理與 ROM一樣， RAM也是由存儲矩陣和地址譯碼器構(gòu)成的。不同的是 RAM必須具有讀/寫控制電路，在讀/寫控制信號的控制下進行讀或?qū)懙牟僮鳌?RAM的基本組成如圖15.9所示。由圖15.9可以看出， RAM需要有三類信號線，即地址線、數(shù)據(jù)線和控制線。存儲矩陣、地址譯碼器的作用與 ROM相同。下面通過一個存儲單元的讀/寫操作過程，說明 RAM的基本原理。圖15.9 RAM的基本

18、結(jié)構(gòu)框圖圖15.10所示是由兩個 NMOS管和兩個反相器組成的存儲單元。兩個反相器組成雙穩(wěn)態(tài)觸發(fā)器， 存儲一位二進制信息。其工作原理如下：圖15.10 RAM的基本存儲單元（1）VT1和VT2是門控管，由字線的狀態(tài)控制它導(dǎo)通或截止。當(dāng)W1=0時，該字線沒被選中，VT1和VT2都截止，觸發(fā)器處于保持狀態(tài)，該單元不能進行讀或?qū)懙牟僮鳎划?dāng)W1=l時，該字線被選中，VT1和VT2都導(dǎo)通，此時可以進行讀/寫操作。（2）讀/寫信號由三態(tài)門控制。當(dāng)讀/寫信號R/W=0時，三態(tài)門G3和G5導(dǎo)通，而G4處于高阻態(tài)。此時輸入數(shù)據(jù)便通過G6，G5及G3送到數(shù)據(jù)線D和D上，再經(jīng)過VT1和VT2存入雙穩(wěn)態(tài)觸發(fā)器中。當(dāng)讀

19、/寫信號R/W=l時，三態(tài)門G3和G5處于高阻態(tài)，而G4導(dǎo)通，雙穩(wěn)態(tài)觸發(fā)器中的信息經(jīng)過VT1、數(shù)據(jù)線D和G4送到I/0端輸出。（3）由于同一時同不能既進行讀操作又進行寫操作，所以可以用一組數(shù)據(jù)線，在讀/寫信號的控制下進行法出數(shù)據(jù)或?qū)懭霐?shù)據(jù)的操作。當(dāng)寫入數(shù)據(jù)時，數(shù)據(jù)由I/O端輸入；當(dāng)讀出數(shù)據(jù)時，數(shù)據(jù)由I/O端輸出。（4）一片RAM的存儲容量是有限的，通常是用多片RAM組成一個更大容量的存儲器。由于每次只能對一片RAM進行讀/寫操作，所以要用一個片選信號CS進行控制(圖15.10中沒畫)，只有被選中的一片能進行讀/寫操作，其余各片均處于高阻態(tài)，不能進行讀/寫操作。15.2.2 RAM存儲容量的擴展

20、在數(shù)字系統(tǒng)或計算機中，單片存儲器芯片常不能滿足存儲容量的要求。在需要大容量的存儲器時，通常是將多片RAM組合起來以擴展其容量。通常存儲器的容量采用KB，MB或GB為單位來表示，IK=l024=210，IM=1024K=220，IG=1024M=230。下面以靜態(tài)RAM2l14為例來說明RAM容量的擴展方法。靜態(tài)RAM2114的引腳如圖15.11所示。圖15.11 RAM2114的引腳圖RAM2114的容量是1024×4位，或?qū)懗?K×4位(即1024個字，每個字長4位)。所以21l4必須有10條地址譯碼輸入端，四條數(shù)據(jù)線(位線)。圖中，A0A9是地址譯碼器的輸入端，I/O0

21、I/O3是四個數(shù)據(jù)輸入/輸出端，電源為5V。1. RAM 字長(位數(shù))的擴展常見的 RAM芯片字長有4位的、8位的、16位的和32位的不等。當(dāng)實際需要的字長超過存儲器的字長時，要進行字長的擴展。圖15.12所示是用兩片2114芯片連接進行字長擴展的例子。 圖15.12 RAM2114的字擴展圖15.12中字長的擴展是通過將芯片并聯(lián)的方式實現(xiàn)的，即將RAM的地址線、讀/寫控制線和片選信號線對應(yīng)地并聯(lián)在一起。各芯片的數(shù)據(jù)輸入/輸出(I/O)線就作為擴展后存儲器字的位線?；蛘哒f，總位數(shù)是幾片RAM的位數(shù)之和。由于擴展后存儲器的字數(shù)仍為1024，所以需要A0A9共10根地址線來選擇某一個字單元。擴展后

22、的存儲器，由于兩芯片的讀/寫控制線和片選信號線并聯(lián)在一起，當(dāng)這兩個信號有效時，則兩芯片都將被選中而同時進行讀或?qū)懖僮?。由于地址譯碼輸入線并聯(lián)在一起，所以對同一組地址譯碼器的輸入代碼，兩芯片被譯中的地址也是相同的。芯片1的四條數(shù)據(jù)線作為擴展后字的高4位，芯片2的四條數(shù)據(jù)線作為擴展后字的低4位。擴展后存儲器的容量為1K×8位，即l024個字，每個字8位。若需要1K×l6位的存儲容量，則需用4片2114芯片并聯(lián)來實現(xiàn)。讀者可自行設(shè)計芯片的接線圖。2.RAM字數(shù)的擴展字數(shù)的擴展也可以通過芯片并聯(lián)的方式實現(xiàn)，即將RAM的地址線、讀/寫控制線、數(shù)據(jù)線對應(yīng)地并聯(lián)在一起，再用一個譯碼器作為

23、各芯片的片選控制。擴展后的字數(shù)是各芯片字數(shù)的和。圖15.13所示是用四片2114組成的存儲器字擴展電路。擴展后的存儲器容量為4K×4位，即4096個字，每個字4位。圖中，各片的讀/寫信號線和地址譯碼線并聯(lián)在一起，其作用與位擴展時一樣。選擇4096個字需要l2根地址譯碼線。其中A0A9這10根地址線用來選擇2114中的某一個字單元，A10和A11作為片選譯碼器(2/4線)的輸入線，譯碼器的四個譯碼輸出端分別接四個芯片的片選控制端。當(dāng)片選譯碼器輸入一組代碼時，只有一個芯片被選中，這個芯片才可以進行讀/寫操作。例如，當(dāng)A11A10=00時，芯片1被選中，若讀/寫信號有效時，根據(jù)地址線A0A

24、9的狀態(tài)，對芯片1中的某個字進行讀或?qū)懙牟僮鳌?圖15.13 RAM 2114的字擴展電路15.3 可編程邏輯器件( PLD)所謂可編程邏輯器件，是指可以由用戶自定義其功能的一類大規(guī)模集成邏輯器件的總稱。與使用小規(guī)模集成器件相比，使用PLD器件不僅簡化了設(shè)計過程，而且所設(shè)計的系統(tǒng)具有性能好、可靠性高、成本低、體積小的優(yōu)點。所以可編程邏輯器件在數(shù)字系統(tǒng)的設(shè)計中得到了廣泛的應(yīng)用。PLD的種類很多，如：可編程只讀存儲器PROM、可編程邏輯陣列PLA( Programmable Logic Array)、可編程陣列邏輯PAL(Programmable Array Logic)、通用陣列邏輯 GAL(G

25、eneral Array Logic)等。限于篇幅，本節(jié)只對幾種 PLD器件的結(jié)構(gòu)和使用方法進行簡單地介紹。PLD的基本結(jié)構(gòu)可由圖15.14所示的框圖表示。PLD器件的核心部分是由一個與陣列和一個或陣列組成的。輸入數(shù)據(jù)通過輸入電路送到與陣列并完成與運算，生成乘積項(即與項) ；乘積項又送到或陣列中，在或陣列中對各乘積項進行組合，從而產(chǎn)生與或邏輯(即生成與或邏輯函數(shù))。用戶可以對其中的一個陣列編程，也可以同時對兩個陣列編程。PLD器件最終的邏輯功能是由用戶編程決定的。 圖15.14 PLD的結(jié)構(gòu)框圖15.3.l PLD的電路表示法前面介紹的邏輯電路的表示法不適于描述 PLD 器件的結(jié)構(gòu)和功能。這

26、里介紹一種新的表示法，即PLD表示法。1.PLD 的連線方式圖15.l5所示是 PLD使用的三種連線方式。（1）黑點“·”表示該點是固定連接點。芯片出廠時已經(jīng)被確定為永久性連接點，用戶不能改變其連接方式。（2）叉“×”表示該點為用戶可自定義的編程點。芯片出廠時此點是接通的，保留“×”表示該單元存l，去掉“×”表示該單元存0。（3）既無“·”也無“×”處，表示該點是斷開的，或是在編程時被擦除的。圖15.15 PLD的連接方式2.PLD的輸入/輸出緩沖器PLD的輸入和輸出電路一般都是由緩沖器組成的，以增強帶負載能力。圖15.16所示是各種

27、緩沖器的符號。（1）圖15.6(a)所示是輸入緩沖器的符號。它有兩個輸出端，F(xiàn)1=A，F(xiàn)2=A。圖中有兩種符號，上面的符號是國內(nèi)外通行的畫法，下面的是按國內(nèi)標(biāo)準(zhǔn)畫出的符號。（2）圖15.6(b)所示是三態(tài)輸出緩沖器的符號。其輸出狀態(tài)由控制端EN和EN控制。圖中有兩種符號，右邊的是按國內(nèi)標(biāo)準(zhǔn)畫出的符號。（3）圖15.6(c)所示是帶反饋的三態(tài)輸出緩沖器的符號。當(dāng)EN=1時，I/0端作為輸出端使用；當(dāng)EN=0時，I/0端作為輸入端使用，此時B=I，C=I。圖中有兩種符號，右邊的是按國內(nèi)標(biāo)準(zhǔn)畫出的符號。圖15.16 PLD的輸入/輸出緩存器1. PLD 器件中邏輯門電路的表示法圖15.17所示是幾種

28、 PLD邏輯門電路的表示法。圖15.17 PLD門電路的表示法（1）多輸入端與門圖15.17(a)所示是多輸入端與門電路。多輸入端的與門只用一條輸入線，這條線叫乘積線。輸入端與乘積線有交點的，則與此點對應(yīng)的變量是與門的輸入變量。例如，圖中A，B輸入端與乘積線有交點，則A，B是與門的輸入變量；而C輸入端與乘積線無交點，則C不是與門的輸入變量。因此與門的邏輯表達式為F=AB。（2）多輸入端或門圖15.l7(b)所示是多輸入端或門電路。A，B，C輸入端均與輸入線有交點，所以A，B，C都是或門的輸入變量。因此或門的邏輯表達式為F=A+B+C。（3）與門的默認狀態(tài)對于圖15.18(a)中的與門，其輸入變

29、量是通過緩沖器輸入的，在這種連接方式下，必有F恒等于0，這種狀態(tài)稱為與門的默認狀態(tài)。其簡化畫法是在門符號中劃一個“×”，以取代各輸入端與乘積線相交的“×''。圖15.18(b)是與門的默認狀態(tài)的等效電路。（4）與門的懸浮狀態(tài)對于圖15.18(c)中的與門，輸入端與乘積線均無交點，它們都不是與門的輸入變量，F(xiàn)為懸浮的1狀態(tài)，此時該門與外界不發(fā)生聯(lián)系，這種狀態(tài)稱為與門的懸浮狀態(tài)。圖15.18 PLD與門默認狀態(tài)和懸浮狀態(tài)15.3.2 可編程只讀存儲器(PROM)簡介PROM屬于一種只讀存儲器。與 ROM不同的是，用戶可以對它進行一次編程，所以PR0M也屬于可編程

30、邏輯器件。圖15.19 PROM的一個單元圖l5.19所示是 PROM的一個存儲單元，二極管連著一段熔絲。在芯片出廠時，存儲矩陣中的全部熔絲都是通的，即存儲矩陣中都存1。用戶使用PROM芯片時，要根據(jù)需要進行編程，讓有的單元存1，有的單元存 0。當(dāng)需要將某些單元改為存0時，只要讓這些單元通過足夠大的電流把熔絲燒斷即可。顯然，熔絲燒斷后不能再恢復(fù)，即編程后的內(nèi)容不能再修改。可見 PROM是只能進行圖15.19 PROM的一個單元 一次編程的只讀存儲器。PROM的 PLD表示法如圖15.20所示。它的地址譯碼器由一個固定的與陣列組成，即與陣列不可編程。 它的存儲矩陣由一個可編程的或陣列組成?；蜿嚵?/p>

31、全部為可編程的單元， 用戶可以自由處理。圖15.20中，如果地址譯碼器的輸入端擴展為 n個，則存儲矩陣中可存2n個字。但輸入項目的增多， 勢必使與門陣列增大，與門陣列的増大會使開關(guān)速度變慢，所以只有小規(guī)模的 PROM才可作為可編程邏輯器件使用，而大規(guī)模的 PROM一般仍作為只讀存儲器使用。圖15.20 PROM的陣列圖PROM可以由D7D0八個輸出端同時輸出，即對應(yīng)某一個地址譯碼輸入信號，輸出的是一個3位的二進制數(shù)。也可以由D7D0中的某一個輸出端輸出，即對應(yīng)某一個地址譯碼輸入信號，輸出的是1位二進制數(shù)。圖15.21 經(jīng)編程的PROM陣列圖圖15.2l所示是經(jīng)過編程的 PROM。對應(yīng) A2A1

32、A0的各狀態(tài)，可由 D7D0輸出不同的字，也可由D7 D0中的某一位輸出1位二進制數(shù)。 PROM的邏輯功能和使用方法與前面介紹的 ROM類似，這里不再贅述。15.3.3 其他 PLD器件簡介PAL器件是由與陣列和或陣列組成的。但PAL的與陣列可編程，而或陣列不可編程，所以其陣列圖與PROM類似，只不過是將PROM陣列圖(圖15.20)中的與陣列里全部填寫“×”。用PAL器件實現(xiàn)邏輯函數(shù)時，每個輸出邏輯函數(shù)是若干個乘積項之和的形式，即與或表達式。輸出邏輯函數(shù)中乘積項的數(shù)目是由與陣列的編程情況決定的。在PAL產(chǎn)品中，一個輸出邏輯函數(shù)中的乘積項數(shù)目最多可達八個，對實現(xiàn)大多數(shù)的邏輯函數(shù)來講，

33、PAL都是可以勝任的。盡管PAL器件的邏輯設(shè)計具有很大的靈活性，但它的缺點是采用熔絲連接工藝，所以一旦編程就不能再改寫。GAL是在PAL的基礎(chǔ)上發(fā)展起來的新一代可編程邏輯器件，不僅避免了PAL的缺點，而且功能也更加豐富。GAL也采用與或邏輯陣列。與PAL不同的是，它具有電可擦可編程的功能，使器件具有可擦除、可重新編程的特點。另外，其輸出電路采用了可編程的邏輯宏單元來增強輸出功能。GAL既可以用做組合邏輯器件，也能用做時序邏輯器件。其輸出引腳既可以用做輸出端，也可以設(shè)置成輸入端，使用更靈活。GAL器件具有豐富的邏輯功能，較高的通用性和靈活性，為復(fù)雜邏輯系統(tǒng)的設(shè)計提供了極為有利的條件。可編程邏輯器

34、件不僅種類很多，而且發(fā)展很快。上述介紹的PLD器件集成度比較低，一般在千門以下，因此把它們稱為低密度的PLD。高密度的PLD器件，其集成度可達數(shù)千門以上。各種PLD的編程工作都需要在開發(fā)系統(tǒng)的支持下進行。開發(fā)系統(tǒng)的硬件部分可由計算機和編程器組成，軟件部分是專用的編程語言和相應(yīng)的編程軟件。關(guān)于PLD的編程請讀者查閱相關(guān)資料。15.4 數(shù)字電路應(yīng)用舉例本節(jié)通過對一個應(yīng)用實例工作原理的分析，使讀者能對數(shù)字系統(tǒng)的組成建立起一個完整的概念。圖15.22所示是自動數(shù)字式打鈴機的原理圖。自動數(shù)字式打鈴機能根據(jù)冬、夏兩季作息時間的不同，對學(xué)校的廣播、打鈴和照明進行自動控制。1. 數(shù)字式打鈴機電路的組成和作用（1）地址譯碼器圖15.22 數(shù)字式自動打鈴機的原理圖由三片可逆集成計數(shù)器 C219組成12位的二進制計數(shù)器，計數(shù)器的輸出為 EPROM提供了地址信號。集成計數(shù)器 C219是個可逆計數(shù)器，其功能參見表15.5。表15.5 C219的功能表圖15.22中由三片C219組成的計數(shù)器，其低4位的OC與中4位的IC連接。當(dāng)?shù)?位的狀態(tài)不全為1時，OC=1，中4位的計數(shù)器不計數(shù)；當(dāng)?shù)?位全1時，OC=0，此時允許中4位計數(shù)器計數(shù)，所以下一個計數(shù)脈沖到來時中4位計數(shù)器狀態(tài)加l計數(shù)，同時低4位計數(shù)器回零。高4位與中4位計