電子時(shí)鐘文獻(xiàn)綜述

1、本科生畢業(yè)論文（設(shè)計(jì)）冊(cè) 學(xué)院 信息技術(shù)學(xué)院 專業(yè) 電子信息科學(xué)與技術(shù) 班級(jí) 2013屆1班 學(xué)生 * 指導(dǎo)教師 * 河北師范大學(xué)本科畢業(yè)論文（設(shè)計(jì)）任務(wù)書編 號(hào)：信息技術(shù)學(xué)院2013屆 論文（設(shè)計(jì)）題目：電子時(shí)鐘的設(shè)計(jì)與制作 學(xué) 院： 信息技術(shù)學(xué)院 專業(yè)：電子信息科學(xué)與技術(shù) 班級(jí)： 2013屆1班 學(xué)生姓名： * 學(xué)號(hào)： * 指導(dǎo)教師： * 職稱： 副教授 1、 論文（設(shè)計(jì)）研究目標(biāo)及主要任務(wù)以單片機(jī)為核心設(shè)計(jì)一款電子時(shí)鐘，可利用DS1302實(shí)時(shí)時(shí)鐘芯片，將時(shí)間顯示在液晶屏LCD5110上。要求顯示出當(dāng)前正確時(shí)間。2、 論文（設(shè)計(jì)）的主要內(nèi)容電子時(shí)鐘不僅能滿足基本時(shí)間要求，而且體積小，成本低

2、廉，還可以隨時(shí)根據(jù)不同的客戶要求進(jìn)行改進(jìn)、增加功能。本設(shè)計(jì)是一款基于單片機(jī)的電子時(shí)鐘系統(tǒng)。由于單片機(jī)價(jià)格低、性能高，所以本設(shè)計(jì)采用AVR單片機(jī)ATmega16芯片為核心，采用實(shí)時(shí)時(shí)鐘芯片DS1302以及液晶屏LCD5110完成顯示、計(jì)時(shí)功能。本設(shè)計(jì)實(shí)現(xiàn)了所需功能的硬件電路，并應(yīng)用C語(yǔ)言進(jìn)行軟件編程。3、論文（設(shè)計(jì)）的基礎(chǔ)條件及研究路線 基礎(chǔ)條件：AVR多功能開(kāi)發(fā)板，ATMEGA16芯片手冊(cè)，萬(wàn)能板，電烙鐵，DS1302芯片以及芯片手冊(cè)，LCD5110以及芯片手冊(cè)，WinAVR開(kāi)發(fā)環(huán)境，雙龍下載器 研究路線：首先熟悉AVR開(kāi)發(fā)板，熟練利用AVR單片機(jī)完成基本操作，然后學(xué)習(xí)DS1302芯片以及LC

3、D5110，最后完成整個(gè)電路系統(tǒng)并下載程序調(diào)試。4、主要參考文獻(xiàn)1 楊欣等電子設(shè)計(jì)從零開(kāi)始M北京：清華大學(xué)出版社2005.10.2 李軍,劉君華. AVR單片機(jī)的特點(diǎn)及其應(yīng)用J. 測(cè)控技術(shù) , 2002,(07) .3 李慧. 基于FPGA的電子萬(wàn)年歷設(shè)計(jì)J. 微計(jì)算機(jī)信息 , 2010,(20) .4 黃慶華.單片機(jī)開(kāi)發(fā)技術(shù)與實(shí)訓(xùn).北京.電子工業(yè)出版社,2006.7.5、計(jì)劃進(jìn)度階段起止日期1結(jié)合自身興趣和能力選定題目2013.3.12013.3.102搜集資料，學(xué)習(xí)研究AVR單片機(jī)，DS1302芯片，LCD5110相關(guān)材料，完成開(kāi)題報(bào)告2013.3.1120133.203搭建軟硬件環(huán)境，進(jìn)

4、行程序編寫，并開(kāi)始進(jìn)行論文的撰寫2013.3.212013.4.104對(duì)軟硬件進(jìn)行測(cè)試和改進(jìn)，并進(jìn)一步修改論文2013.4.112013.4.205對(duì)整體系統(tǒng)進(jìn)行完善與總結(jié)，并完成論文2013.4.212013.4.30指 導(dǎo) 教師： 年 月 日教研室主任： 年 月 日注：一式三份，學(xué)院（系）、指導(dǎo)教師、學(xué)生各一份河北師范大學(xué)本科生畢業(yè)論文（設(shè)計(jì)）開(kāi)題報(bào)告書 信息技術(shù) 學(xué)院 電子信息科學(xué)與技術(shù) 專業(yè) 2013 屆學(xué)生姓名*論文（設(shè)計(jì)）題目電子時(shí)鐘的設(shè)計(jì)與制作指導(dǎo)教師*專業(yè)職稱副教授所屬教研室電子信息科學(xué)與技術(shù)研究方向單片機(jī)技術(shù)課題論證：本文提出了一種基于AVR單片機(jī)ATMEGA16的電子時(shí)鐘設(shè)

5、計(jì)方案，本方案以ATMEGA16單片機(jī)作為主控核心，與時(shí)鐘芯片DS1302、LCD顯示等模塊組成硬件系統(tǒng)。液晶屏上除了時(shí)間信息還能顯示其他豐富的信息，根據(jù)使用者的需要可以隨時(shí)對(duì)時(shí)間進(jìn)行校準(zhǔn)、選擇時(shí)間等，本方案還能根據(jù)不同環(huán)境增加各種附加功能，比如實(shí)時(shí)監(jiān)測(cè)環(huán)境溫濕度，實(shí)現(xiàn)報(bào)警功能等。綜上所述此電子時(shí)鐘具有讀取方便、顯示直觀、功能多樣、電路簡(jiǎn)潔、成本低廉特點(diǎn)。方案設(shè)計(jì)：本電子時(shí)鐘系統(tǒng)采用專用的實(shí)時(shí)時(shí)鐘芯片。實(shí)時(shí)時(shí)鐘芯片可以完成秒計(jì)時(shí)工作，進(jìn)而計(jì)出小時(shí)、年月日等。實(shí)時(shí)時(shí)鐘芯片大都價(jià)格實(shí)惠而且學(xué)習(xí)起來(lái)容易上手，所以被廣泛地采用。本設(shè)計(jì)介紹的實(shí)時(shí)時(shí)鐘芯片DS1302主要特點(diǎn)是數(shù)據(jù)傳輸方式為串行通信并且由

6、于芯片內(nèi)部自帶鋰電池，所以掉電也可以工作所以不必?fù)?dān)心耗電這點(diǎn)很方便。進(jìn)度計(jì)劃：2013.3.12013.3.1 ：結(jié)合自身興趣和能力選定題目。2013.3.1120133.20 ：搜集資料，學(xué)習(xí)研究AVR單片機(jī)，DS1302芯片，LCD5110相關(guān)材料，完成開(kāi)題報(bào)告。2013.3.212013.4.10 ：搭建軟硬件環(huán)境，進(jìn)行程序編寫，并開(kāi)始進(jìn)行論文的撰寫。2013.4.112013.4.20 ：對(duì)軟硬件進(jìn)行測(cè)試和改進(jìn)，并進(jìn)一步修改論文。2013.4.212013.4.30 ：對(duì)整體系統(tǒng)進(jìn)行完善與總結(jié)，并完成論文。指導(dǎo)教師意見(jiàn)： 指導(dǎo)教師簽名： 年 月 日教研室意見(jiàn)： 教研室主任簽名： 年 月

7、 日河北師范大學(xué)本科生畢業(yè)論文（設(shè)計(jì)）文獻(xiàn)綜述一、 課題國(guó)內(nèi)外現(xiàn)狀 當(dāng)今社會(huì)，應(yīng)用單片機(jī)的產(chǎn)品已經(jīng)滲透到我們生活的各個(gè)領(lǐng)域，幾乎很難找到哪個(gè)領(lǐng)域沒(méi)有單片機(jī)的足跡。所以現(xiàn)在，基于單片機(jī)的電子時(shí)鐘系統(tǒng)也得到快速發(fā)展且使用領(lǐng)域已十分廣泛，如運(yùn)用在智能儀表、實(shí)時(shí)工控、通訊設(shè)備、導(dǎo)航系統(tǒng)、家用電器、汽車電子等的系統(tǒng)。因此，單片機(jī)的學(xué)習(xí)、開(kāi)發(fā)與應(yīng)用將造就一批計(jì)算機(jī)應(yīng)用與智能化控制的工程師和科學(xué)家?？萍荚桨l(fā)達(dá)，智能化的東西就越多。學(xué)習(xí)單片機(jī)并擴(kuò)展其運(yùn)用到電子鐘及測(cè)溫是社會(huì)發(fā)展的必然需求，也是大學(xué)期間的必修課。 在國(guó)內(nèi)外單片機(jī)學(xué)習(xí)呈上升趨勢(shì)，研究基于單片機(jī)的電子時(shí)鐘系統(tǒng)的科技學(xué)者也日益增多，但是很多人學(xué)習(xí)時(shí)沒(méi)

8、有頭緒，不知道從何下手。面對(duì)種類繁多的各類開(kāi)發(fā)板，仿真器，讓初學(xué)者無(wú)所事從，不但多花錢還多走不少?gòu)澛?，學(xué)生學(xué)習(xí)單片機(jī)沒(méi)有大的資金投入，能夠做到少花錢多辦事才是最好的。 由于AVR單片機(jī)系列是我們?cè)诖髮W(xué)課堂中學(xué)習(xí)的，因此本課題圍繞AVR系列單片機(jī)ATMEGA16設(shè)計(jì)，從電路圖繪制，硬件焊接，程序設(shè)計(jì)，調(diào)試系統(tǒng)到各項(xiàng)功能實(shí)現(xiàn)，目的在于將課堂上學(xué)來(lái)的單片機(jī)理論知識(shí)與實(shí)踐相結(jié)合，提高對(duì)單片機(jī)的認(rèn)識(shí)，設(shè)計(jì)出基于單片機(jī)的電子時(shí)鐘系統(tǒng)，學(xué)習(xí)專業(yè)軟件的操作，熟悉制作過(guò)程，掌握一門技能，加強(qiáng)專業(yè)知識(shí)的掌握。也增加學(xué)生的實(shí)踐經(jīng)歷，為學(xué)生就業(yè)提供一個(gè)可選方向，拓展就業(yè)渠道。 二、 研究主要成果 在目前的國(guó)內(nèi)外市場(chǎng)中

9、，電子鐘和測(cè)溫系統(tǒng)的產(chǎn)品琳瑯滿目，但他們大多存在一個(gè)致命缺點(diǎn)即價(jià)格低廉的精度低、體積大，而精度高體積小的卻價(jià)格昂貴，在智能化方面也存在一定問(wèn)題。本基于單片機(jī)的電子時(shí)鐘系統(tǒng)的設(shè)計(jì)旨在解決上述缺點(diǎn)折合為一個(gè)適中的產(chǎn)品實(shí)現(xiàn)高精度、小體積、低價(jià)格、易操作等優(yōu)點(diǎn)。三、 發(fā)展趨勢(shì)現(xiàn)在可以說(shuō)基于單片機(jī)的系統(tǒng)是百花齊放，百家爭(zhēng)鳴的時(shí)期，世界上各個(gè)電子企業(yè)都在做關(guān)于基于單片機(jī)的電子時(shí)鐘系統(tǒng)的研究，單片機(jī)方面從8位、16位到32位，有基本C51系列的，也有時(shí)下流行的AVR系列的系統(tǒng)，各具特色，為電子時(shí)鐘系統(tǒng)的發(fā)展與應(yīng)用提供廣闊的天地。 現(xiàn)在常規(guī)的單片機(jī)普遍都是將中央處理器(CPU)、隨機(jī)存取數(shù)據(jù)存儲(chǔ)(RAM)、只

10、讀程序存儲(chǔ)器(ROM)、并行和串行通信接口，中斷系統(tǒng)、定時(shí)電路、時(shí)鐘電路集成在一塊單一的芯片上，有些單片機(jī)將LCD液晶驅(qū)動(dòng)電路都集成在單一的芯片上，這樣單片機(jī)包含的單元電路就更多，功能就越強(qiáng)大。甚至單片機(jī)廠商還可以根據(jù)用戶的要求量身定做，制造出具有自己特色的單片機(jī)芯片。此外，現(xiàn)在的產(chǎn)品普遍要求體積小、重量輕，這就要求單片機(jī)除了功能強(qiáng)和功耗低外，還要求其體積要小?，F(xiàn)在的許多單片機(jī)、實(shí)時(shí)計(jì)時(shí)芯片、測(cè)溫芯片等都具有多種封裝形式，其中SMD(表面封裝)越來(lái)越受歡迎，使得由單片機(jī)構(gòu)成的系統(tǒng)正朝微型化方向發(fā)展。 四、 存在問(wèn)題 本設(shè)計(jì)系統(tǒng)最大的問(wèn)題就是其實(shí)現(xiàn)的功能單一，目前還不能手動(dòng)調(diào)整時(shí)間，也沒(méi)有鬧鈴、

11、定時(shí)功能。由于單片機(jī)很容易添加各種附加功能，所以這些問(wèn)題有信心在一定時(shí)間內(nèi)以克服。五、 主要參考文獻(xiàn)1 楊欣等電子設(shè)計(jì)從零開(kāi)始M北京：清華大學(xué)出版社2005.10.2 李軍,劉君華. AVR單片機(jī)的特點(diǎn)及其應(yīng)用J. 測(cè)控技術(shù) , 2002,(07) .3 李慧. 基于FPGA的電子萬(wàn)年歷設(shè)計(jì)J. 微計(jì)算機(jī)信息 , 2010,(20) .4 黃慶華.單片機(jī)開(kāi)發(fā)技術(shù)與實(shí)訓(xùn).北京.電子工業(yè)出版社,2006.7.5 李振軍電路設(shè)計(jì)基礎(chǔ)與典型范例M北京：電子工業(yè)出版社2008.01河北師范大學(xué)本科生畢業(yè)論文（設(shè)計(jì)）翻譯文章 7 功能描述7.1 振蕩器 芯片內(nèi)置振蕩器提供顯示系統(tǒng)的時(shí)鐘信號(hào)。不需要外接元件

12、，但OSC輸入端必須接到VDD。如果使用外部時(shí)鐘則連接到這只引腳。 7.2 地址計(jì)數(shù)器( AC ) 地址計(jì)數(shù)器為寫入顯示數(shù)據(jù)存儲(chǔ)器指定地址。X地址 X6X0和Y地址Y2Y0 分別設(shè)置。寫入操作之后，地址計(jì)數(shù)器依照V標(biāo)志自動(dòng)加1。 7.3顯示數(shù)據(jù)存儲(chǔ)器(DDRAM ) DDRAM是存儲(chǔ)顯示數(shù)據(jù)的48*84位靜態(tài)RAM。RAM分為6排，每排84字節(jié)（6*8*84位）。訪問(wèn)RAM期間，數(shù)據(jù)通過(guò)串行接口傳輸。這里X地址與列輸出號(hào)碼直接通信。 7.4時(shí)鐘發(fā)生器 時(shí)鐘發(fā)生器產(chǎn)生驅(qū)動(dòng)內(nèi)部電路的多種信號(hào)。 內(nèi)部芯片操作不影響數(shù)據(jù)總線上的操作。 7.5顯示地址計(jì)數(shù)器 通過(guò)列輸出，LCD點(diǎn)矩陣RAM數(shù)據(jù)行連續(xù)移位

13、產(chǎn)生顯示。顯示狀態(tài)（所有點(diǎn)開(kāi)/關(guān)和正常/反轉(zhuǎn)映象）通過(guò)顯示控制命令的E、D位來(lái)設(shè)置。7.6 LCD行列驅(qū)動(dòng)器PCD8544 包含48行和84列驅(qū)動(dòng)器， 連接適當(dāng)?shù)男蛄衅秒妷簛?lái)顯示數(shù)據(jù)。圖2 展示典型波形。不用的引腳可懸空。7.7 尋址 數(shù)據(jù)以字節(jié)為單位下載到PCD8544的48*84位顯示數(shù)據(jù)RAM矩陣，象圖3、4、5、6所示。列通過(guò)地址指針尋址，地址范圍為：X083（1010011），Y 05（101）。地址不充許超出這個(gè)范圍。在垂直尋址模式（V=1），Y地址在每個(gè)字節(jié)之后遞增（見(jiàn)圖5）。經(jīng)最后的Y地址（Y=5）之后，Y繞回0，X遞增到下一列的地址。在水平尋址模式（V=0） ， X地址在每

14、個(gè)字節(jié)之后遞增 （見(jiàn)圖6） ,經(jīng)最后的X地址 （X=83）之后， X繞回0， Y遞增到下一行的地址。 經(jīng)每一個(gè)最后地址之后 （X=83，Y=5），地址指針繞回地址（X=0，Y=0）。 7.8 溫度補(bǔ)償 由于液晶體的溫度依賴，在低溫時(shí)必須增加LCD控制電壓VLCD來(lái)維持對(duì)比度。圖7展示高速率的VLCD。在 PCD8544,VLCD的溫度系數(shù)可以通過(guò)設(shè)置TC1和TC0位來(lái)選擇四個(gè)值（見(jiàn)表2）。8 指令 指令格式分為兩種模式：如果D/C（模式選擇）置為低，當(dāng)前字節(jié)解釋為命令字節(jié) （見(jiàn)表1） 。 圖8展示初始化芯片的串行數(shù)據(jù)流例子。如果D/C置為高，接下來(lái)的字節(jié)將存儲(chǔ)到顯示數(shù)據(jù)RAM。每一個(gè)數(shù)據(jù)字節(jié)存

15、入之后， 地址計(jì)數(shù)自動(dòng)遞增。 在數(shù)據(jù)字節(jié)最后一位期間會(huì)讀取D/C信號(hào)的電平。 每一條指令可用任意次序發(fā)送到PCD8544。首先傳送的是字節(jié)的MSB（高位）。圖9展示一可能的命令流，用來(lái)設(shè)置LCD驅(qū)動(dòng)器。當(dāng)SCE為高時(shí)，串行接口被初始化。在這個(gè)狀態(tài)，SCLK時(shí)鐘脈沖不起作用，串行接口不消耗電力。SCE上的負(fù)邊緣使能串行接口并指示開(kāi)始數(shù)據(jù)傳輸。 l 當(dāng)SCE 為高時(shí)，忽略 SCLK 時(shí)鐘信號(hào)；在SCE為高期間，串行接口被初始化（見(jiàn)圖12）。 l SDIN 在SCLK的正邊緣取樣。 l D/C 指出字節(jié)是一個(gè)命令 (D/C = 0)或是一個(gè)RAM數(shù)據(jù)(D/C = 1)；它在第八個(gè)SCLK脈沖被讀出。

16、 l 在命令/數(shù)據(jù)字節(jié)的最后一位之后，如果SCE為低，串行接口在下一個(gè)SCLK正邊緣等待下一個(gè)字節(jié)的位7（見(jiàn)圖12） l RES端的復(fù)位脈沖中斷傳輸。數(shù)據(jù)不會(huì)寫進(jìn)RAM。寄存器被清除。如果在RES正邊緣之后SCE為低， 串行接口準(zhǔn)備接收命令/數(shù)據(jù)字節(jié)的位7（見(jiàn)圖13）。8.1 初始化 接電源后，內(nèi)部寄存器和RAM的內(nèi)容不確定。必須應(yīng)用一個(gè)RES脈沖。注意，不正確的復(fù)位是危險(xiǎn)的，可能會(huì)損壞設(shè)備。 所有內(nèi)部寄存器在指定的時(shí)間內(nèi)，通過(guò)31腳的外部RES脈沖（低電平）復(fù)位。無(wú)論如何，RAM的內(nèi)容仍然不確定。復(fù)位后的狀態(tài)在8.2節(jié)描述。 當(dāng)VDD變高，VDD達(dá)到VDDmin（或更高）之后，最多100ms

17、，RES 輸入必須為0.3VDD（見(jiàn)圖16）。 8.2 復(fù)位作用 復(fù)位后，LCD驅(qū)動(dòng)器有下列狀態(tài)： l 電源節(jié)省模式 (位 PD = 1) l 水平尋址 (位 V = 0)常規(guī)指令設(shè)置(位 H = 0) l 顯示頁(yè)(位 E = D = 0) l 地址計(jì)數(shù)器 X6 至 X0 = 0; Y2 至 Y0 = 0 l 溫度控制模式(TC1 TC0 = 0) l 偏置系統(tǒng) (BS2 至 BS0 = 0) l VLCD 等于 0, HV 發(fā)生器為關(guān)閉狀態(tài)(VOP6 至 VOP0 = 0) l 加電后，RAM內(nèi)容不確定。 8.3 功能設(shè)置8.3.1 位PDl LCD輸出為VSS（顯示關(guān)閉）l 偏置發(fā)生器和V

18、LCD發(fā)生器關(guān)閉，VLCD可以不連接。 l 振蕩器關(guān)閉(可用外部時(shí)鐘) l 串行總線，命令，等功能 l 進(jìn)入省電模式之前， RAM需要填充 0 以保證指定的電流消耗。 8.3.2 位 V 當(dāng) V = 0，選擇水平尋址。數(shù)據(jù)寫入DDRAM見(jiàn)圖6。 當(dāng) V = 1，選擇垂直尋址。數(shù)據(jù)寫進(jìn)DDRAM見(jiàn)圖5。 8.3.3 位 H 當(dāng) H = 0， 可以執(zhí)行顯示控制，設(shè)置Y地址和設(shè)置X地址； 當(dāng) H = 1，可以執(zhí)行其它命令。 寫數(shù)據(jù)和功能設(shè)置可以在兩種狀態(tài)下執(zhí)行。8.4顯示控制 8.4.1 位 D 和 E 位 D 和 E 選擇顯示模式（見(jiàn)表2）。 8.5 設(shè)置RAM的Y地址 定義顯示RAM的Y尋址向量

19、。 8.6 設(shè)置RAM的X地址 X 地址指向列。X的范圍是0至83（53H）。 8.7 溫度控制 VLCD的溫度系數(shù)由位TC1和TC0選擇。 7 FUNCTIONAL DESCRIPTION7.1 OscillatorThe on-chip oscillator provides the clock signal for the display system. No external components are required and the OSC input must be connected to VDD. An external clock signal, if used, is

20、connected to this input.7.2 Address Counter (AC)The address counter assigns addresses to the display data RAM for writing. The X-address X6 to X0 and the Y-address Y2 to Y0 are set separately. After a write operation, the address counter is automatically incremented by 1, according to the V flag.7.3

21、 Display Data RAM (DDRAM)The DDRAM is a 48 × 84 bit static RAM which stores the display data. The RAM is divided into six banks of 84 bytes (6 × 8 × 84 bits). During RAM access, data is transferred to the RAM through the serial interface. There is a direct correspondence between the X

22、-address and the column output number.7.4 Timing generatorThe timing generator produces the various signals required to drive the internal circuits. Internal chip operation is not affected by operations on the data buses.7.5 Display address counterThe display is generated by continuously shifting ro

23、ws of RAM data to the dot matrix LCD through the column outputs. The display status (all dots on/off and normal/inverse video) is set by bits E and D in the display control command.7.6 LCD row and column driversThe PCD8544 contains 48 row and 84 column drivers, which connect the appropriate LCD bias

24、 voltages in sequence to the display in accordance with the data to be displayed. Figure 2 shows typical waveforms. Unused outputs should be left unconnected.7.7 AddressingData is downloaded in bytes into the 48 by 84 bits RAM data display matrix of PCD8544, as indicated in Figs. 3, 4, 5 and 6. The

25、columns are addressed by the address pointer. The address ranges are: X 0 to 83 (1010011), Y 0 to 5 (101). Addresses outside these ranges are not allowed. In the vertical addressing mode (V = 1), the Y address increments after each byte (see Fig.5). After the last Y address (Y = 5), Y wraps around t

26、o 0 and X increments to address the next column. In the horizontal addressing mode (V = 0), the X address increments after each byte (see Fig.6). After the last X address (X = 83), X wraps around to 0 and Y increments to address the next row. After the very last address (X = 83 and Y = 5), the addre

27、ss pointers wrap around to address (X=0 andY=0).7.8 Temperature compensationDue to the temperature dependency of the liquid crystals viscosity, the LCD controlling voltage VLCD must be increased at lower temperatures to maintain optimum contrast. Figure 7 shows VLCD for high multiplex rates. In the

28、PCD8544, the temperature coefficient of VLCD, can be selected from four values (see Table 2) by setting bits TC1 and TC0.8 INSTRUCTIONSThe instruction format is divided into two modes: If D/C (mode select) is set LOW, the current byte is interpreted as command byte (see Table 1). Figure 8 shows an e

29、xample of a serial data stream for initializing the chip. If D/C is set HIGH, the following bytes are stored in the display data RAM. After every data byte, the address counter is incremented automatically. The level of the D/C signal is read during the last bit of data byte.Each instruction can be

30、sent in any order to the PCD8544. The MSB of a byte is transmitted first. Figure 9 shows onepossible command stream, used to set up the LCD driver. The serial interface is initialized when SCE is HIGH. In this state, SCLK clock pulses have no effect and no power is consumed by the serial interface.

31、A negative edge on SCE enables the serial interface and indicates the start of a data transmission.8.1 InitializationImmediately following power-on, the contents of all internal registers and of the RAM are undefined. A RES pulse must be applied. Attention should be paid to thepossibility that the d

32、evice may be damaged if not properly reset.All internal registers are reset by applying an external RES pulse (active LOW) at pad 31, within the specified time. However, the RAM contents are still undefined. The state after reset is described in Section 8.2. The RES input must be 0.3VDD when VDD rea

33、ches VDDmin (or higher) within a maximum time of 100 ms after VDD goes HIGH (see Fig.16).8.2 Reset functionAfter reset, the LCD driver has the following state: Power-down mode (bit PD = 1) Horizontal addressing (bit V = 0) normal instruction set(bit H = 0) Display blank (bit E = D = 0) Address count

34、er X6 to X0 = 0; Y2 to Y0 =0 Temperature control mode (TC1 TC0 =0) Bias system (BS2 to BS0 =0) VLCD is equal to 0, the HV generator is switched off(VOP6 to VOP0 =0) After power-on, the RAM contents are undefined.8.3 Function set8.3.1 BIT PD All LCD outputs at VSS (display off) Bias generator and VLC

35、D generator off, VLCD can bedisconnected Oscillator off (external clock possible) Serial bus, command, etc. function Before entering Power-down mode, the RAM needs tobe filled with 0s to ensure the specified currentconsumption.8.3.2 BIT VWhen V = 0, the horizontal addressing is selected. The data is

36、 written into the DDRAM as shown in Fig.6. When V = 1, the vertical addressing is selected. The data is written into the DDRAM, as shown in Fig.5.8.3.3 BIT HWhen H = 0 the commands display control, set Y address and set X address can be performed; when H = 1, the others can be executed. The write data andfunction set commands can be executed in both cases.8.4 Display control8.4.1 BITS D AND EBits D and E select the display mode (see Table 2).8.5 Set Y address of RAMYn defines the Y vector addressing of the display RAM.8.3.3 BIT HWhen H